支持PCIe 6.0規范，包括64GT/s的數據傳輸率、FLIT模式和L0p功耗狀態。 專為可配置性而設計，可滿足眾多客戶和行業用例需求。 作為PCIe控制器設計領域公認的領導者，PLDA IP可確保為我們的客戶提供高性能、易于集成且一次性通過硅驗證的產品。

高速互連硅知識產權(IP)的領先開發商PLDA宣布推出適用于PCIe 6.0規范的XpressRICHTM PCI Express? (PCIe?)控制器IP。PCIe 6.0規范將數據速率提高一倍，達到每秒64 GT鏈路速調度，實現了一次跨越性的進步。下一代芯片需要在系統內移動海量數據，因此對于創建這類芯片的片上系統(SoC)設計師和系統架構師來說，PCIe 6.0架構至關重要，該架構可應用于：  

高性能計算(HPC)/云計算 人工智能(AI)和機器學習 企業級存儲 企業網絡 汽車

為了支持將帶寬增加一倍以達到每秒64 GT，PCIe 6.0技術使用PAM4調制，與以前的NRZ調制的1位/周期相比，它可以運行2位/周期。將前向糾錯(FEC)和循環冗余校驗(CRC)相結合以補償更高的誤比特率(BER)。此外，XpressRICH for PCIe 6.0架構還支持新L0p低功耗模式，使流量在數量減少的通道上傳輸，從而在不影響流量的情況下降低功耗。  

為了支持XpressRICH用戶的可配置性需求，PLDA實施了大量功能和ECN，可通過附帶的配置助手(configuration assistant)進行充分的參數化處理。部分可配置功能包括：  

支持1、2、4、8和16條通道架構 可配置的數據路徑 基于所選配置的可擴展內部數據路徑 支持端點、根端口、雙模式和交換機端口 在FLIT和非FLIT模式下支持多個虛擬通道(VC) 數據路徑的奇偶校驗保護 多種PIPE模式 支持SerDes架構 支持單根輸入/輸出虛擬化(SR-IOV)規范 可配置的緩沖區（大小和延遲） 支持時鐘門控和電源門控 向后兼容前幾代PCIe 具有AES-GCM加密、解密和認證功能的可選IDE Security

PLDA首席技術官Stephane Hauradou表示：“帶寬效率對于數據密集型應用和PCIe 6.0規范的數據傳輸率翻倍至關重要。正是因為FLIT傳輸的引入，我們才能在這方面夠取得重大進展。”Hauradou補充道：“借助PLDA長期以來在PCIe技術創新層面的出色表現，我們目前能夠提供PCIe 6.0的突破性技術，并展示PLDA廣為人知的易于整合的強大生態系統和硅驗證成功率。”  

XpressRICH for PCIe 6.0控制器IP接口解決方案及供貨情況：

PLDA已經與我們的PHY合作伙伴生態系統及VIP生態系統合作，提供全面的產品，其特點是易于集成、設計風險低，并且有大量配置和節點可供選擇，這些只能通過第三方知識產權產品獲得。  

PLDA預計，XpressRICH for PCIe 6.0將于2021年第四季度全面上市。