為緩解CoWoS先進(jìn)封裝產(chǎn)能吃緊問題，供應(yīng)鏈透露，英偉達(dá)（NVIDIA）正規(guī)劃將其「地表最強(qiáng)AI芯片」GB200提早導(dǎo)入面板級(jí)扇出型封裝（FOPLP），從原訂2026年提前到2025年，提前引爆面板級(jí)扇出型封裝商機(jī)。

外資最新報(bào)告也證實(shí)相關(guān)信息，并點(diǎn)出英偉達(dá)GB200超級(jí)芯片供應(yīng)鏈已經(jīng)啟動(dòng)，目前正在設(shè)計(jì)微調(diào)和測(cè)試階段，商機(jī)一觸即發(fā)。

外資最新報(bào)告預(yù)估，從CoWoS先進(jìn)封裝產(chǎn)能研判，今年下半年估計(jì)將有42萬顆GB200送至下游市場(chǎng)，明年產(chǎn)出量上看150萬~200萬顆。

整體來看，在CoWoS產(chǎn)能供不應(yīng)求的趨勢(shì)下，擴(kuò)產(chǎn)速度跟不上需求的腳步，業(yè)界預(yù)期將讓同樣是先進(jìn)封裝的面板級(jí)扇出型封裝，成為紓解AI芯片供應(yīng)的利器。

當(dāng)前FOPLP技術(shù)指標(biāo)弱于臺(tái)積電的CoWoS，但其潛在優(yōu)勢(shì)是容納更多的IO數(shù)、成本更低、存在產(chǎn)能突破瓶破的可能性。


什么是FOPLP（扇出面板級(jí)封裝）技術(shù)？

扇出面板級(jí)封裝是基于重新布線層（RDL）工藝，將芯片重新分布在大面板上進(jìn)行互連的先進(jìn)封裝技術(shù)，能夠?qū)⒍鄠€(gè)芯片、無源元件和互連集成在一個(gè)封裝內(nèi)。FOPLP與傳統(tǒng)封裝方法相比，提供了更大的靈活性、可擴(kuò)展性和成本效益。

扇出型面板級(jí)封裝可以理解為扇出晶圓級(jí)封裝的延伸，是在多晶粒集成的需求，加上進(jìn)一步降低生產(chǎn)成本的考量下，所衍生而出的封裝技術(shù)。

因此，扇出型板級(jí)封裝具備顯著的效能提升和成本降低優(yōu)勢(shì)。其高面積利用率有效減少了浪費(fèi)，同時(shí)能夠在一次封裝過程中處理更多的芯片，顯著提高了封裝效率，形成強(qiáng)大的規(guī)模效應(yīng)，從而具有極強(qiáng)的成本優(yōu)勢(shì)。

據(jù)Yole的報(bào)告顯示，F(xiàn)OWLP（扇出型晶圓級(jí)封裝）技術(shù)的面積使用率<85%，F(xiàn)OPLP面積使用率>95%，這使得300mmx300mm的面板比同尺寸12英寸的晶圓可以多容納1.64倍的die，這導(dǎo)致生產(chǎn)過程中生產(chǎn)速率的差異。

同時(shí)，隨著基板面積的增加，芯片制造成本逐漸下降。從200mm過渡到300mm大約能節(jié)省25%的成本，而從300mm過渡到板級(jí)封裝，則能節(jié)約高達(dá)66%的成本。

綜合FOPLP的各項(xiàng)優(yōu)勢(shì)來看，英偉達(dá)、AMD、英特爾等AI芯片大廠導(dǎo)入扇出型面板級(jí)封裝，除了希望借此緩解CoWoS先進(jìn)封裝產(chǎn)能吃緊，導(dǎo)致AI芯片供應(yīng)不足的問題之外。

另一方面，主流廠商也試圖嘗試?yán)肍OPLP封裝技術(shù)降低成本，彌補(bǔ)先進(jìn)制程芯片研發(fā)和制造成本不斷上升的困難。


FOPLP產(chǎn)業(yè)進(jìn)程

全球方面，三星是FOPLP技術(shù)絕對(duì)的引領(lǐng)者。

在2018年，三星在其Galaxy手表上采用了扇出型面板級(jí)封裝APE-PMIC，這是FOPLP的全球首次量產(chǎn)。

日月光也是最早布局FOPLP技術(shù)的廠商，其于2019年完成產(chǎn)線建置，2020年量產(chǎn)，應(yīng)用于RF、FEM、Power和Server領(lǐng)域。

但總體來說，目前FOPLP產(chǎn)業(yè)的發(fā)展尚處于早期階段，受到良率、供應(yīng)鏈不完善、設(shè)備研發(fā)、標(biāo)準(zhǔn)化問題、散熱等多重挑戰(zhàn)。

目前，在中國(guó)臺(tái)灣地區(qū)封測(cè)廠當(dāng)中，力成布局面板級(jí)扇出型封裝腳步最快，該公司為搶進(jìn)高階邏輯芯片封裝，已通過旗下竹科三廠全面鎖定面板級(jí)扇出型封裝和TSV CIS（CMOS圖像傳感器）等技術(shù)，強(qiáng)調(diào)通過扇出型封裝，可進(jìn)行異質(zhì)整合IC。

力成先前曾說，正向看待面板級(jí)扇出型封裝時(shí)代帶來的商機(jī)，且與晶圓級(jí)扇出型封裝相較，面板級(jí)扇出型封裝產(chǎn)出的芯片面積多了2~3倍。

面板大廠群創(chuàng)則看好2024是集團(tuán)跨足半導(dǎo)體的「先進(jìn)封裝量產(chǎn)元年」，扇出型面板級(jí)封裝產(chǎn)品線一期產(chǎn)能已被訂光，并規(guī)劃于今年第三季度量產(chǎn)出貨。

群創(chuàng)董事長(zhǎng)洪進(jìn)揚(yáng)強(qiáng)調(diào)，先進(jìn)封裝技術(shù)（PLP）通過重布線（RDL）連接芯片，滿足要求高可靠度、高功率輸出且高質(zhì)量的封裝產(chǎn)品，取得國(guó)際一線客戶的封裝制程與信賴性認(rèn)證，良率也獲得客戶肯定，今年即可量產(chǎn)。

在頭部大廠的帶動(dòng)下，中國(guó)大陸扇出面板級(jí)封裝廠商正在乘勝追擊，已經(jīng)量產(chǎn)或具備生產(chǎn)能力。

中科四合：深圳中科四合致力于為AI、通信、汽車、工業(yè)、消費(fèi)類等多個(gè)領(lǐng)域提供高性能、高可靠性的功率芯片及模組解決方案。中科四合是國(guó)內(nèi)最早將大板級(jí)扇出封裝（FOPLP）技術(shù)量產(chǎn)于功率芯片/模組的供應(yīng)商之一，公司產(chǎn)品涵蓋多種二極管、MOSFET、GaN、電源模組等功率芯片/模組。中科四合在深圳龍華區(qū)和廈門海滄區(qū)均設(shè)有制造工廠，2017年已規(guī)模量產(chǎn)。針對(duì)功率芯片及模組產(chǎn)品定義，中科四合基于基板濕法工藝全新開發(fā)了一套板級(jí)扇出封裝工藝和生產(chǎn)線，可實(shí)現(xiàn)低成本、高散熱、大電流、三維集成、低寄生參數(shù)的功率芯片/模組解決方案。

奕成科技：奕成科技是國(guó)內(nèi)板級(jí)高密封裝技術(shù)領(lǐng)域的領(lǐng)先者，主要從事板級(jí)系統(tǒng)封測(cè)集成電路業(yè)務(wù)，載板尺寸為510mmx 515mm，技術(shù)平臺(tái)可對(duì)應(yīng)2D FO、2.xD、3D PoP、Embedded Die四大板級(jí)系統(tǒng)集成技術(shù)方案，在芯片偏移控制、翹曲度、RDL等核心工藝指標(biāo)上已達(dá)行業(yè)領(lǐng)先水準(zhǔn)。2023年4月，奕成科技高端板級(jí)系統(tǒng)封測(cè)集成電路項(xiàng)目點(diǎn)亮投產(chǎn)，標(biāo)志著其首座板級(jí)高密系統(tǒng)封測(cè)工廠正式進(jìn)入客戶認(rèn)證及批量試產(chǎn)階段。

矽磐微電子：華潤(rùn)微電子于2018年成立矽磐微電子（重慶）公司從事面板級(jí)封裝業(yè)務(wù)，面板級(jí)封裝技術(shù)有效解決了Chiplet封裝成本高昂的問題，更適用于功率類半導(dǎo)體封裝異構(gòu)集成化。

矽邁微電子：合肥矽邁微電子建成了國(guó)內(nèi)首條具備量產(chǎn)能力的基板扇出封裝生產(chǎn)線，并率先完成工藝開發(fā)，客戶認(rèn)證和試驗(yàn)量產(chǎn)，量產(chǎn)產(chǎn)品包括電源管理類，射頻類，系統(tǒng)模塊等。

佛智芯微電子：廣東佛智芯微電子結(jié)合現(xiàn)有半導(dǎo)體制程工藝設(shè)備和后道載板制程工藝裝備的優(yōu)勢(shì)，打造了半加成法扇出封裝先進(jìn)的線路創(chuàng)成工藝（i-FOSATM），具備工藝先進(jìn) 、成本合理、供應(yīng)鏈安全的特性，建設(shè)國(guó)內(nèi)首條高性價(jià)比板級(jí)扇出型封裝研發(fā)線和示范線，旨在打通Chip-First、Chip-Last、3D/SiP核心工藝。同時(shí)，為增加板級(jí)封裝技術(shù)創(chuàng)新與合作，佛智芯通過建立“板級(jí)扇出封裝創(chuàng)新聯(lián)合體”，打造產(chǎn)業(yè)鏈共性平臺(tái)，聯(lián)合體成員包含亞智、華為、華進(jìn)等40多名國(guó)內(nèi)外企業(yè)。

天芯互聯(lián)：天芯互聯(lián)為深南電路全資子公司，同樣擁有FOPLP平臺(tái)，為客戶提供高集成小型化的半導(dǎo)體器件模組封裝解決方案和半導(dǎo)體測(cè)試接口解決方案。

...

此外，扇出型面板級(jí)封裝發(fā)展還需要更多廠商的參與和投入。


先進(jìn)半導(dǎo)體封裝技術(shù)趨勢(shì)誰來驅(qū)動(dòng)？

與單片IC相比，先進(jìn)半導(dǎo)體封裝有助于加快產(chǎn)品上市并降低成本。先進(jìn)互連技術(shù)則可以提供低功耗、低延遲和高帶寬連接，同時(shí)使集成電路良率更高，系統(tǒng)性能更好，還可以在同一封裝中異構(gòu)集成不同的硅IC或組件。

HPC芯片集成是推進(jìn)先進(jìn)封裝的一大動(dòng)力。處理器-內(nèi)存差需要提高內(nèi)存帶寬來彌合，2.5D封裝的HBM可以做到這一點(diǎn)。新興的Al訓(xùn)練HPC也需要更多帶寬，在邏輯上3D堆疊SRAM可進(jìn)一步提升帶寬，堆疊也能繼續(xù)縮小3D鍵合間距，滿足更高的帶寬要求。

由于HPC先進(jìn)封裝的互連長(zhǎng)度很短，將存儲(chǔ)器3D堆疊在邏輯之上或反之亦然，這被認(rèn)為是實(shí)現(xiàn)超高帶寬的最佳方法。不過，其局限性包括邏輯IC中用于功率和信號(hào)的大量硅通孔（TSV）需要大量占位面積，管理邏輯IC存在高散熱問題。

針對(duì)這些問題，發(fā)展路徑有兩條：一是利用TSV實(shí)現(xiàn)3D堆疊，主要用于存儲(chǔ)器，使邏輯IC的I/O數(shù)量減少；二是開發(fā)2.5D封裝技術(shù)，以有效耗散來自暴露的邏輯IC的熱量。這些短期解決方案可在充分實(shí)現(xiàn)3D堆疊的潛力之前實(shí)現(xiàn)同構(gòu)和異構(gòu)集成。

另一大動(dòng)力是數(shù)據(jù)中心服務(wù)器加速器，包括GPU小芯片封裝（如GPU+GPU、GPU+Cache）、GPU+HBM集成（GPU+HBM）、FPGA小芯片集成等。2022年，相關(guān)封裝單元的出貨量為1920萬個(gè)，根據(jù)預(yù)測(cè)，到2034年將超過2022年七倍以上。