近期市場傳出為緩解產(chǎn)能利用率下滑，多家晶圓代工廠商下調(diào)價(jià)格的消息。

其中，臺(tái)積電將對(duì)7nm制程降價(jià)，降幅5%~10%左右，此前媒體還報(bào)道臺(tái)積電2024年將對(duì)部分成熟制程恢復(fù)價(jià)格折讓，折讓幅度約2%。

與此同時(shí)，聯(lián)電、世界先進(jìn)等代工廠商也計(jì)劃下調(diào)明年Q1價(jià)格，降幅約1成。

韓國晶圓代工廠商同樣也受到影響，近期韓媒報(bào)道，一些本土設(shè)計(jì)廠商已經(jīng)開始要求晶圓代工廠商降價(jià)，有代工廠已經(jīng)收到降價(jià)通知。

降價(jià)潮席卷晶圓代工產(chǎn)業(yè)，尤其是成熟制程領(lǐng)域，對(duì)此，業(yè)界認(rèn)為主要原因在于終端市場尚未全面復(fù)蘇以及成熟制程競爭正持續(xù)加劇。

近期，全球市場研究機(jī)構(gòu)TrendForce集邦咨詢分析師鐘映廷就指出，基于全球總經(jīng)風(fēng)險(xiǎn)、區(qū)域沖突與市場復(fù)蘇緩慢等各種因素，除AI相關(guān)服務(wù)器領(lǐng)域外，其余各終端對(duì)2024年展望態(tài)度皆保守，使得晶圓代工廠商成熟制程(尤以八英寸為甚)復(fù)蘇動(dòng)能受限；再者，從供給面而言，中國大陸晶圓廠積極擴(kuò)充成熟產(chǎn)能，也使得總體產(chǎn)能供給增加，且成熟制程平臺(tái)與產(chǎn)品重疊度較高，使得晶圓代工產(chǎn)業(yè)競爭加劇，造成了成熟制程價(jià)格下行壓力。


全球晶圓代工行業(yè)格局

一是全球晶圓代工整體呈現(xiàn)“一超多強(qiáng)”的競爭格局。“一超”是臺(tái)積電，“多強(qiáng)”主要包括三星電子、聯(lián)電等公司。據(jù)統(tǒng)計(jì)，2022年全球晶圓代工行業(yè)集中度高，僅臺(tái)積電一家公司營收占比高達(dá)53%，排名第二的三星電子營收占比為16%，前10中7家公司的市場占比為個(gè)位數(shù)。

二是5nm及以下先進(jìn)制程僅少數(shù)頭部企業(yè)掌握，內(nèi)資頂級(jí)代工企業(yè)處于14nm工藝到7nm工藝演進(jìn)中。集成電路制造行業(yè)一個(gè)典型的特點(diǎn)就是先進(jìn)技術(shù)節(jié)點(diǎn)工藝制程掌握在少數(shù)幾個(gè)公司手中，130nm技術(shù)全球有近30個(gè)公司可以量產(chǎn)，但是到了14nm技術(shù)僅掌握在6個(gè)公司手上，預(yù)計(jì)未來2年內(nèi)5nm技術(shù)水平只有三星、臺(tái)積電、英特爾三家有能力實(shí)現(xiàn)量產(chǎn)。

三是從產(chǎn)能節(jié)點(diǎn)來看占比較大的制程節(jié)點(diǎn)集中在180nm-28nm，5nm以下先進(jìn)制程產(chǎn)能逐年上漲。據(jù)統(tǒng)計(jì)，2022年5nm以下先進(jìn)制程產(chǎn)出332.6萬片/年，較2021年上漲58.7%。其余各節(jié)點(diǎn)占比相對(duì)保持穩(wěn)定，占比較大的制程節(jié)點(diǎn)集中在180nm~28nm區(qū)間，28nm節(jié)點(diǎn)產(chǎn)能2022年占比10%。

產(chǎn)業(yè)格局有望被打破

以先進(jìn)制程（含16／14納米及更先進(jìn)的制程）來看，2023年中國臺(tái)灣在全球先進(jìn)制程產(chǎn)能占比擁68%，其次依序?yàn)槊绹?2％、韓國11％及中國大陸8％。以EUV世代（如7納米及更先進(jìn)的制程），中國臺(tái)灣比重高達(dá)近八成。

為因應(yīng)產(chǎn)能高度集中于中國臺(tái)灣的情況，以先進(jìn)制程需求最高的美國為首，積極招募并扶持臺(tái)積電（2330）、三星（Samsung）、英特爾（Intel）等業(yè)者，預(yù)估至2027年美國的先進(jìn)制程產(chǎn)能占比將成長至17％，但臺(tái)積電及三星仍占逾半數(shù)的產(chǎn)能。

在供應(yīng)鏈重組趨勢中，日本也計(jì)劃重返半導(dǎo)體制造行列，除了積極扶持日本在地企業(yè)Rapidus，目標(biāo)直指最先進(jìn)的2nm制程，并企圖打造北海道半導(dǎo)體聚落，也同步祭出補(bǔ)貼政策給外國企業(yè)設(shè)廠，包含臺(tái)積電熊本廠（JASM）和力積電（6770）仙臺(tái)廠（JSMC）。

成熟制程（28納米及更成熟的制程）則以中國大陸被迫最為積極，在美國、日本及荷蘭三方對(duì)先進(jìn)設(shè)備的出口管制影響下，中國大陸轉(zhuǎn)而擴(kuò)大投入成熟制程，預(yù)計(jì)2027年中國大陸成熟制程產(chǎn)能占比可達(dá)39％，且若設(shè)備取得進(jìn)度順利，仍有成長空間。

不過，隨著中國大陸廠成熟制程產(chǎn)能大舉開出，其挾帶政府補(bǔ)貼的低成本優(yōu)勢，恐造成技術(shù)同質(zhì)性較高的產(chǎn)品如CIS、驅(qū)動(dòng)IC、電源管理IC及分離式元件面臨激烈的價(jià)格競爭，沖擊產(chǎn)品同質(zhì)性高的臺(tái)系晶圓廠聯(lián)電（UMC）、力積電、世界先進(jìn)（Vanguard）。

集邦科技表示，其中世界先進(jìn)因其產(chǎn)品線包含驅(qū)動(dòng)IC、電源管理IC、分離式元件，所受影響最深。其余業(yè)者如聯(lián)電、力積電分別憑借在28/22nm OLED驅(qū)動(dòng)IC及記憶體領(lǐng)域保有其優(yōu)勢。

值得注意的是，受先前芯片缺貨，以及地緣政治等影響，IC設(shè)計(jì)客戶為求分散風(fēng)險(xiǎn)，開始選擇開案在多家晶圓廠，但此舉很可能造成后續(xù)IC成本墊高，以及重復(fù)下單的疑慮。


先進(jìn)封裝競爭加劇

封測環(huán)節(jié)量價(jià)提升

后摩爾時(shí)代，先進(jìn)封裝成為趨勢。先進(jìn)封裝是在不要求提升芯片制程的情況下，實(shí)現(xiàn)芯片的高密度集成、體積的微型化，并降低成本，符合高端芯片向尺寸更小、性能更高、功耗更低演進(jìn)的趨勢。傳統(tǒng)封裝的功能主要在于芯片保護(hù)、電氣連接，先進(jìn)封裝在此基礎(chǔ)上增加了提升功能密度、縮短互聯(lián)長度、進(jìn)行系統(tǒng)重構(gòu)的三項(xiàng)新功能。在后摩爾時(shí)代，人們開始由先前的“如何把芯片變得更小”轉(zhuǎn)變?yōu)椤叭绾伟研酒獾酶　保冗M(jìn)封裝成為半導(dǎo)體行業(yè)發(fā)展重點(diǎn)。

據(jù)Yole數(shù)據(jù)，2026年先進(jìn)封裝全球市場規(guī)模475億美元,2020-2026E CAGR約7.7%。未來，隨著算力需求增加催化Cowos提速滲透，疊加國內(nèi)安全自主可控需求，將加速推動(dòng)我國封測、設(shè)備、材料等相關(guān)產(chǎn)業(yè)鏈環(huán)節(jié)革新與國產(chǎn)化進(jìn)程。

在先進(jìn)封裝的產(chǎn)業(yè)趨勢下，傳統(tǒng)封裝的半導(dǎo)體封裝設(shè)備多數(shù)環(huán)節(jié)會(huì)有量價(jià)齊升的邏輯，市場空間會(huì)變得非常大。同時(shí)，先進(jìn)封裝里面其實(shí)是引入了包括像RDL、TSV等新工藝，帶來新的設(shè)備增量需求。

減薄環(huán)節(jié)。傳統(tǒng)的半導(dǎo)體封裝的流程中，第一道背面減薄，用的是化學(xué)機(jī)械拋光設(shè)備。在先進(jìn)封裝中，比如3D封裝，需要把芯片疊好幾層，為了讓體積更加精致，需要把晶圓磨得更薄。因此減薄設(shè)備的需求量會(huì)增加。同時(shí)，為了把晶圓做薄，工藝對(duì)設(shè)備控制等各方面的要求更高，因此設(shè)備的價(jià)值量也會(huì)提高。

半導(dǎo)體劃片環(huán)節(jié)。先進(jìn)封裝工藝的Chiplet，芯片的體積變小，芯片數(shù)量增多。對(duì)于半導(dǎo)體劃片機(jī)來說，首先需要切更多的刀數(shù)，劃片機(jī)的需求量肯定上升的。然后因?yàn)樾酒兊酶。郧懈罹纫笠沧兊酶摺Ｋ园雽?dǎo)體劃片機(jī)的價(jià)值量也提高，又是量價(jià)提升的邏輯，市場空間也會(huì)增大。

固晶環(huán)節(jié)。因?yàn)樾酒瑪?shù)量變多，并且變得更小，工藝對(duì)固晶需求量增加，同時(shí)精度需求提高，也帶來了價(jià)值量的提高，所以也是量價(jià)齊升的邏輯。

鍵合環(huán)節(jié)。半導(dǎo)體鍵合機(jī)，對(duì)于半導(dǎo)體鍵合機(jī)來說它的邏輯有點(diǎn)受損，先進(jìn)封裝倒裝工藝主要是通過凸塊進(jìn)行連接的，不用導(dǎo)線。

塑封環(huán)節(jié)。在先進(jìn)封裝工藝中，結(jié)構(gòu)更加復(fù)雜，塑封難度增加。，如果要保持原來的效率，塑封機(jī)的需求必須增加；塑封難度的增加，也帶來了價(jià)值量的增加，市場規(guī)模大幅度增長。

測試、分選環(huán)節(jié)。典型的Chiplet是在一個(gè)大的芯片里面封裝非常多的小芯片，在封裝中，必須要保證這十多個(gè)小芯片比必須完好無缺。如果有一個(gè)芯片是壞的，整個(gè)大芯片都要一起報(bào)廢。所以在先進(jìn)封裝里面對(duì)于測試的要求提高，而且一定是要上全檢，所以也是量價(jià)齊升的邏輯。