7月25日，據中國臺媒工商時報消息，因先進封裝產能供不應求，臺積電計劃斥資900億元新臺幣（約合人民幣205.84億元）設立生產先進封裝的晶圓廠，預計創造約1500個就業機會。

近日，中國臺灣竹科管理局正式發函，同意臺積電取得竹科銅鑼園區約7公頃土地。臺積電表示，將打造最新CoWoS先進封測廠，預估2023年第四季開始整地，2024年下半年開始動工，2026年建廠完成，力拼2027年上半年、最遲第三季開始量產，并以月產能11萬片12英寸晶圓的3D Fabric制程技術產能，紓緩爆發的需求。

據悉，臺積電第六座先進封裝廠落腳竹科銅鑼園區后，將規劃以系統整合芯片（SoIC）、整合扇出型封裝（InFO）、基板上晶圓上芯片封裝（CoWoS）為主力。

臺積電總裁魏哲家20日法說會上坦言，人工智能相關需求增加，對臺積電是正面趨勢，預測未來五年內將以接近50%年增長率成長，并占臺積電營收約1成，因此臺積電CoWoS先進封裝產能的建設是“越快越好”。

先進封裝技術方案

（1）倒裝芯片（Flip-Chip,FC）

常規芯片封裝流程中包括貼裝、引線鍵合兩個關鍵的供需，而FC則合二為一，直接通過芯片上呈陣列排布的凸點來實現芯片與封裝襯底的互聯，由于芯片是倒扣在封裝襯底上的，與常規芯片放置相反，故稱為倒裝片。

與引線鍵合工藝相比，倒裝工藝具備多個優點：（1）I/O密度高；（2）互聯長度大幅縮短，互連電阻、電感更小；（3）芯片中產生的熱量可通過焊料凸點直接傳輸刀封裝沉底，芯片散熱性更好。


（2）2.5D封裝與3D封裝

2.5D 封裝和 3D 封裝是高密度封裝技術的兩種不同形式。2.5D封裝：裸片并排放置在具有硅通孔（TSV）的中介層頂部。其底座，即硅中介層（Silicon Interposer），可提供芯片之間的互聯。

3D封裝：又稱為疊層芯片封裝技術，3D封裝可采用凸塊或硅通孔技術（Through Silicon Via，TSV），TSV是利用垂直硅通孔完成芯片間互連的方法，由于連接距離更短、強度更高，能實現更小更薄而性能更好、密度更高、尺寸和重量明顯減小的封裝，而且還能用于異種芯片之間的互連。


（3）晶圓級封裝（Wafer Level Package,WLP）

WLP晶圓級封裝，直接在晶圓上進行大部分或全部的封裝測試程序，之后再進行切割制成單顆芯片。采用這種封裝技術，不需要引線框架、基板等介質，芯片的封裝尺寸減小，批量處理也使生產成本大幅下降。

WLP可分為扇入型晶圓級封裝（Fan-In WLP）和扇出型晶圓級封裝（Fan-Out WLP）兩大類：1）扇入型直接在晶圓上進行封裝，封裝完成后進行切割，布線均在芯片尺寸內完成，封裝大小和芯片尺寸相同；2）扇出型基于晶圓重構技術，將切割后的各芯片重新布置到人工載板上，芯片間距離視需求而定，之后再進行晶圓級封裝，最后再切割，布線可在芯片內和芯片外，得到的封裝面積一般大于芯片面積，但可提供的I/O數量增加。


（4）系統級封裝（SiP）

系統級封裝屬于廣義的先進封裝，側重于系統屬性。包括處理器、存儲器、FPGA等功能芯片集成在一個封裝內，從而實現一個基本完整的功能。但SiP并不是先進封裝特定的某種技術方案，因為SiP可能采用傳統的Wire Bonding（引線鍵合技術）工藝，也可能采用先進封裝的Flip-Chip工藝。但隨著系統對性能、功耗、體積的要求越來越高，集成密度的需求也越來越高，SiP也會越來越多地采用先進封裝工藝。SiP指代的是封裝整體，Chiplet/Chip是封裝中的單元，先進封裝是由Chiplet/Chip組成的，2.5D和3D是先進封裝的工藝手段。

（5）Chiplet

Chiplet是通過總線和先進封裝技術實現異質集成的封裝形式。Chiplet也稱為小芯片或芯粒，該技術通過將多個芯片裸片（Die）通過內部互聯技術集成在一個封裝內，構成專用功能的異構芯片。通過采用2.5D、3D等高級封裝技術，Chiplet可實現多芯片之間的高速互聯，提高芯片系統的集成度，擴展其性能、功耗優化的空間。相對SoC系統級芯片的傳統設計方法，Chiplet技術方案不需要購買IP或者自研生產，只需要購買已經實現好的小硅片進行封裝集成，且IP可以復用。所以Chiplet可以看成是一種硬核形式的IP，但它是以芯片的形式提供的。

3D Chiplet是Chiplet進一步的發展。3D Chiplet是由AMD在2021年6月首先提出的，通過3D TSV將Chiplet集成在一起，同時為了提高互聯密度，采用了no Bump的垂直互聯結構。


先進封裝驅動力分析

1、大算力時代來臨，HPC成為半導體第一大需求驅動力

2022年Q1開始，HPC逐漸超越手機成為半導體第一大需求驅動力。5G手機滲透率逐漸飽和，隨著人工智能的發展，需要處理的數據量指數級增長，AI服務器、高性能計算等算力需求迎來爆發式增長。

智能算力規模快速增長，大算力時代來臨。算力作為人工智能的要素之一，在數字經濟發展、產業智能化升級的進程中發揮巨大作用。根據IDC預測，到2026年，我國智能算力規模將達到1271.4EFLOPS，2022-2026年化復合增長率達47.58%。


2、異構集成通過先進封裝工藝實現異構計算以提升算力

以AI服務器產業鏈為代表的硬件產品將充分受益于人工智能發展的浪潮。據預測，在AI+應用廣泛落地的刺激下，AI服務器2023年出貨量預計將同比增長38.4%，2022-2026年AI服務器的年化復合增長率將達22%。

AI服務器采用的是異構計算架構。異構計算（Heterogeneous Computing），是指將CPU、GPU、FPGA、DSP等不同架構的運算單元整合到一起進行并行計算。主要由CPU完成不可加速部分的計算以及整個系統的控制調度，由GPU/FPGA/DSP完成特定的任務和加速，具備計算能力強、可擴展性好、資源利用率高、發展潛力大等優點。

異構集成通過先進封裝工藝將多個高性能算力芯片集成在一個系統中，實現異構計算以提升算力。異構集成（Heterogeneous Integration），準確的全稱為異質異構集成，異構代表采用的不同工藝節點，異質代表不同模塊使用的半導體材料不同。異構集成通過先進封裝工藝將不同工藝節點、不同材質的高性能芯片集成在一起，使在單個封裝內構建復雜系統成為了可能，能夠快速達到異構計算系統內的芯片所需要的功耗、體積、性能的要求，從而使異構計算可以通過整合不同架構的運算單元來進行并行計算，達到提升算力的目的。

在存算一體大算力領域，已有國內企業走在前列。存算一體架構將不同類型的處理器和存儲組件等集成到同一個芯片上，是異構集成的一種形式，目前在該領域已有國內企業取得突破。2023年5月，后摩智能正式發布國內首款存算一體智駕芯片——鴻途H30。該芯片僅用12nm工藝制程，其物理算力實現了高達256TOPS，在Int8全精度的計算提供下，計算延時只有1.5ns，能效比為30-150TOPS/W，比業界同等精度計算條件下的水平提高了3倍以上。H30芯片采用的是后摩智能自研的AI處理器架構—IPU，將面向智能駕駛、通用人工智能等領域。與國際巨頭的某款智能駕駛8nm芯片相比，在Resnet50網絡的條件下，后摩智能H30的性能可以達到友商的2倍以上。


3、Chiplet有望成為高端算力芯片的主流封裝方案，助力國產芯片“破局”

高性能計算的應用場景不斷拓寬，對算力芯片性能提出更高要求，進而拉動了先進封裝及Chiplet工藝的需求。隨著AI大模型數據處理需求的持續提升，對算力芯片性能提出更高要求。Chiplet是高性能算力芯片的封裝解決方案之一，其在設計、生產環節均進行了效率優化，能有效降低成本并持續提高系統集成度。Chiplet需要采用先進封裝工藝中的異構集成技術進行實現，因而Chiplet的高增長亦將帶動異構集成的需求提升。根據Omdia預測，隨著人工智能、高性能計算、5G等新興應用領域需求滲透，2035年全球Chiplet市場規模有望達到570億美元，2018-2035年復合年均增長率為30.16%，發展勢頭強勁。

與傳統SoC相比，Chiplet在設計靈活度、良率等方面優勢明顯。（1）降低單片晶圓集成工藝良率風險，達到成本可控，有設計彈性，可實現芯片定制化；（2）Chiplet將大尺寸的多核心的設計，分散到較小的小芯片，更能滿足現今高效能運算處理器的需求；（3）彈性的設計方式不僅提升靈活性，且可實現包括模塊組裝、芯片網絡、異構系統與元件集成四個方面的功能。

針對先進制程，Chiplet更具成本優勢。是Chiplet允許使用不同的制程制造異構芯片，例如高性能模塊采用7nm，其他模塊只需要14nm或28nm就可以做到性能最大化，使系統整體的功能密度非常接近于7nm的集成。AMD采用“7nm+14nm”的Chiplet設計方案，較7nm的單芯片集成的成本下降了接近一半。AMD認為是否使用Chiplet設計思想的動機，在于性能、功耗與造價能否妥協。Chiplet對成本下降的效果會隨著核數（芯片核心的數量）的降低而邊際減小，因此未來可能會出現一個價格的均衡點來判斷采用Chiplet技術是否更具有經濟效益。

中美科技摩擦加劇背景下國內先進制程發展受限，Chiplet是國產芯片“破局”路徑之一。近年來國外限制我國芯片先進制程的發展，使我國高端芯片領域面臨“卡脖子”問題。Chiplet降低了芯片設計的成本與門檻，且其IP復用的特性提高了設計的靈活性，是國產芯片“破局”路徑之一。2023年2月，北極雄芯發布了國內首款基于異構Chiplet集成的智能處理芯片。該芯片采用12nm工藝生產，HUB Chiplet采用RISC-VCPU核心，可通過靈活搭載多個NPU Side Die提供8-20TOPS（INT8）稠密算力。該芯片可用于AI推理、隱私計算、工業智能等不同場景，有效解決了下游客戶在算法適配、迭代周期、算力利用率、算力成本等各方面難以平衡的核心痛點。


中國封測行業前進

根據中國半導體行業協會數據，2021年國內集成電路產業銷售額10458.3億元，同比增長18.2%，其中設計、制造、封測環節的銷售額分別為4519億、3176.3億、2763億元，封測環節收入占比約26%。中商產業研究院預計，2022年國內封測環節銷售額將達3197億元。前瞻產業研究院預測，到2026年中國大陸封測市場規模將達到4429億元，2021-2026年CAGR約為9.9%，高于2019-2020年的7.0%。

中國大陸占據全球前十大外包封測廠三席的分別是第三的長電科技、第六的通富微電和第七的華天科技。此外，晶方科技憑借CIS芯片躋身A股封測“四小龍”之列，其超85%產品為晶圓級封測產品，主要對應CIS和指紋識別芯片。

2021年，長電科技實現營業收入305.02億元，同比增長15.26%；實現歸母凈利潤29.59億元，同比增長126.83%，扣非凈利潤增161.22%。長電科技表示，目前先進封裝已成為公司的主要收入來源，先進封裝生產量34,812.86百萬顆，占到所有封裝類型的45.5%，其中主要來自于系統級封裝，倒裝與晶圓級封裝等類型。

通富微電2021年實現營業收入158.12億元，同比增長46.84%；實現歸母凈利潤9.57億元，同比增長182.69%，扣非凈利潤增長284.35%。2021年，在先進封裝方面公司已大規模生產Chiplet產品，7nm產品已大規模量產，5nm產品已完成研發即將量產。

華天科技2021年營收120.97億元，同比增長44.32%；歸母凈利潤14.16億元，同比增長101.75%，扣非凈利潤增長106.96%。華天科技現已掌握3D、SiP、MEMS、FC、TSV、Bumping、Fan-Out、WLP等先進封裝技術。

晶方科技2021年營收14.11億元，同比增長27.88%；歸母凈利潤5.76億元，同比增長50.95%，扣非凈利潤同比增長43.24%。2021年，晶方科技持續加強集成電路先進封裝技術（晶圓級TSV封裝技術、Fan-out晶圓級技術、SIP系統級封裝技術等）的研發與創新。

隨著封測環節的重要性越來越高，國內的IDM公司也在擴展封測產線。聞泰科技發布公告稱，10月24日，聞泰科技（以下簡稱“公司”）孫公司安世半導體（中國）有限公司與東莞市黃江鎮人民政府簽署了《安世半導體（中國）有限公司封測廠擴建項目投資協議》。本次項目投資總額約為人民幣30億元，投資的項目為安世半導體（中國）有限公司封測廠擴建項目，從事產業內容包括但不限于分立器件、模擬&邏輯 ICs、功率 MOSFETs。