AI芯片推動(dòng)chiplet需求，Silicon Box 進(jìn)軍小芯片領(lǐng)域
Silicon Box 由美國(guó)芯片制造商 Marvell (MRVL.O)的創(chuàng)始人Sehat Sutardja 和妻子戴偉立(Weili Dai) 以及現(xiàn)任首席執(zhí)行官 BJ Han（ Han Byung Joon）創(chuàng)建。
Silicon Box 專(zhuān)注于“Chiplet”，即小芯粒，它們的大小可以是一粒沙子，并通過(guò)稱(chēng)為先進(jìn)封裝的工藝組合在一起，這是一種將小型半導(dǎo)體綁定在一起形成一個(gè)處理器的經(jīng)濟(jì)高效的方式，該處理器可以為從數(shù)據(jù)中心到家用電器的一切。
近年來(lái)，隨著芯片制造成本飆升，全球芯片行業(yè)越來(lái)越多地接受這項(xiàng)技術(shù)，以將晶體管做得小到足以用原子數(shù)量來(lái)衡量。
該公司首席執(zhí)行官BJ Han告訴路透社，甚至在工廠開(kāi)業(yè)之前，“客戶(hù)就已經(jīng)在排隊(duì)了”，人工智能公司推動(dòng)了需求。他表示，Silicon Box 正在洽談向加拿大人工智能初創(chuàng)公司Tenstorrent 供貨。
“這個(gè)新設(shè)施已做好準(zhǔn)備，可以解決小芯片采用的獨(dú)特挑戰(zhàn)，這對(duì)于滿(mǎn)足新興技術(shù)的市場(chǎng)需求至關(guān)重要。我們專(zhuān)有的互連技術(shù)不僅可以縮短芯片的設(shè)計(jì)周期，還可以降低新設(shè)備成本，降低功耗并幫助人工智能、數(shù)據(jù)中心和電動(dòng)汽車(chē)等行業(yè)合作伙伴更快地將產(chǎn)品推向市場(chǎng)。” Silicon Box 首席執(zhí)行官 BJ Han解釋道。
他進(jìn)一步指出，Silicon Box 憑借其專(zhuān)有的制造方法，以較低的成本和功耗提供設(shè)計(jì)靈活性和卓越的電氣性能。他們使用5 微米以下的技術(shù)開(kāi)發(fā)了最短的互連，為半導(dǎo)體設(shè)計(jì)周期樹(shù)立了新標(biāo)準(zhǔn)。這意味著該行業(yè)可以在整個(gè)半導(dǎo)體價(jià)值鏈中有效擴(kuò)展基于Chiplet的解決方案。
為什么我們需要芯粒
隨著芯片性能的不斷提高，計(jì)算機(jī)不斷釋放出更深遠(yuǎn)的用途。今天，我們可以使用計(jì)算機(jī)在幾分鐘內(nèi)分析一個(gè)人的整個(gè)基因組，遠(yuǎn)程駕駛車(chē)輛，或者立即在我們的移動(dòng)設(shè)備上調(diào)用所有世界歷史。
但是，對(duì)世界上生成的所有數(shù)據(jù)進(jìn)行處理和采取行動(dòng)并不總是高效或盡可能有效。人工智能基礎(chǔ)模型和大型語(yǔ)言模型 (LLM)的潛力是巨大的，但它們需要比我們今天所習(xí)慣的更多的計(jì)算能力來(lái)訓(xùn)練和運(yùn)行，并且需要更多的內(nèi)存訪問(wèn)。當(dāng)代人工智能模型擁有數(shù)百萬(wàn)或數(shù)十億個(gè)參數(shù)，需要比 SOC 所能容納的更多的存儲(chǔ)空間，但還需要快速訪問(wèn)內(nèi)存以快速做出推理。在芯粒系統(tǒng)中，完全有可能擁有處理單元、人工智能加速器和內(nèi)存堆棧，幾乎就像它們都在同一芯片上一樣進(jìn)行通信和共享數(shù)據(jù)。
將內(nèi)存轉(zhuǎn)移到芯粒架構(gòu)中，使其堆疊得更靠近處理器，有助于解決更大的人工智能任務(wù)，而且還可能帶來(lái)巨大的環(huán)境效益。IBM 研究院全球半導(dǎo)體研究和奧爾巴尼運(yùn)營(yíng)部副總裁 Huiming Bu 表示，計(jì)算機(jī)芯片消耗的功率超過(guò) 50% 來(lái)自芯片周?chē)揭苿?dòng)的數(shù)據(jù)。“使用芯粒，您可以將內(nèi)存移近處理單元，從而節(jié)省能源，”他補(bǔ)充道。據(jù)估計(jì)，訓(xùn)練一個(gè)人工智能模型所排放的碳相當(dāng)于五輛汽車(chē)一生所排放的碳量。當(dāng)在數(shù)據(jù)中心規(guī)模部署時(shí)，可以在單個(gè)芯粒模塊上收集到的任何能源效率都可能產(chǎn)生巨大影響。
芯粒模型還有其他幾個(gè)潛在優(yōu)勢(shì)。即使使用尖端技術(shù)，您也不一定需要該技術(shù)的功能來(lái)實(shí)現(xiàn)您計(jì)劃構(gòu)建的系統(tǒng)中的每個(gè)功能。例如，如果您正在開(kāi)發(fā)的系統(tǒng)需要世界上最高性能的 AI 推理處理器，但并不擔(dān)心圖形性能，并且認(rèn)為標(biāo)準(zhǔn) I/O 連接就足夠了，那么您可以將資金主要花在您特別需要的資源上，而不是 SOC 上，SOC 可能具有您所需的功能，但對(duì)于您的特定任務(wù)不使用的組件來(lái)說(shuō)成本高昂。
Bu 表示，在大規(guī)模生產(chǎn)芯粒時(shí)，單次生產(chǎn)的產(chǎn)量比更大、更復(fù)雜的芯片架構(gòu)要高得多。對(duì)于希望使用大量特定類(lèi)型資源的組織來(lái)說(shuō)，chiplet 結(jié)構(gòu)可能很有價(jià)值。它還為更多的小公司和研究機(jī)構(gòu)打開(kāi)了大門(mén)，讓他們能夠出于同樣的原因測(cè)試最新技術(shù)：團(tuán)隊(duì)可以將資金花在他們需要的最高性能芯粒上，而不是投資昂貴的 SOC，并在其模塊或設(shè)備的其他方面依賴(lài)更加商品化的技術(shù)。
Chiplet 還可以幫助縮小誰(shuí)獲得技術(shù)的一些差距。傳統(tǒng)上，最新的小工具和硬件首先由較富裕的國(guó)家及其公司購(gòu)買(mǎi)，因?yàn)樗麄兏菀棕?fù)擔(dān)得起。隨著時(shí)間的推移或規(guī)模經(jīng)濟(jì)的發(fā)展，曾經(jīng)尖端的技術(shù)變得司空見(jiàn)慣，并且對(duì)世界其他地方來(lái)說(shuō)更便宜。借助芯粒結(jié)構(gòu)，更多地點(diǎn)和行業(yè)可以以更低的財(cái)務(wù)障礙獲得更新的技術(shù)。鑒于芯粒內(nèi)目標(biāo)功能的產(chǎn)量更高，可能會(huì)出現(xiàn)更小的設(shè)施來(lái)為芯粒的新市場(chǎng)提供服務(wù)，從而有可能擴(kuò)大芯片制造研究的公平性和獲取更新技術(shù)的機(jī)會(huì)。
芯片廠商紛紛涌入chiplet賽道
一些芯片制造商已經(jīng)開(kāi)始利用自己的硬件設(shè)計(jì)制造芯粒以供專(zhuān)有用途，分解其組件并對(duì)其進(jìn)行擴(kuò)展，以適應(yīng)客戶(hù)特定需求的服務(wù)器或計(jì)算機(jī)產(chǎn)品。但開(kāi)放式芯粒生態(tài)系統(tǒng)的概念還處于早期階段。
為了確保來(lái)自不同制造商的芯粒能夠協(xié)同工作，設(shè)備的連接方式必須標(biāo)準(zhǔn)化。這意味著芯粒之間的物理連接必須標(biāo)準(zhǔn)化——例如兼容的信號(hào)電平、電壓和數(shù)據(jù)傳輸速率——而且數(shù)字兼容性方面也必須標(biāo)準(zhǔn)化，例如總線中的通道數(shù)量、用于糾錯(cuò)的編碼子層，甚至兩個(gè)設(shè)備如何知道自動(dòng)連接和交換數(shù)據(jù)。
這些行業(yè)芯粒標(biāo)準(zhǔn)仍在制定中，但有兩個(gè)主要競(jìng)爭(zhēng)者：通用芯粒互連高速 (UCIe) 聯(lián)盟和開(kāi)放計(jì)算項(xiàng)目中描述性命名的電線束規(guī)范。IBM通信電路和系統(tǒng)研究高級(jí)經(jīng)理 Daniel Friedman 表示，IBM 研究人員參與了這兩項(xiàng)計(jì)劃。
但Friedman表示，研究人員并沒(méi)有等待規(guī)范完全敲定，而是開(kāi)始根據(jù)兩個(gè)小組的發(fā)展方向探索芯粒 I/O 的各種設(shè)計(jì)。無(wú)論哪種標(biāo)準(zhǔn)最終成為行業(yè)首選，最終插入的系統(tǒng)中的每個(gè)芯粒都需要像單個(gè) SoC 的一部分一樣運(yùn)行，并且在理想的情況下，將提供與 SOC 實(shí)現(xiàn)類(lèi)似水平的延遲、數(shù)據(jù)傳輸和可靠性。為了確保 IBM 在標(biāo)準(zhǔn)達(dá)成一致后立即準(zhǔn)備好構(gòu)建芯粒，研究人員現(xiàn)在就需要參與其中。目前正在進(jìn)行的一些早期工作是在未來(lái)潛在的芯粒封裝解決方案的背景下找出信號(hào)映射策略。
有多種方法可以解決異構(gòu)集成問(wèn)題，例如將芯粒堆疊在一起，或者通過(guò)提供支持設(shè)備之間密集電氣通信的方法的設(shè)備或封裝將它們連接在一起。這種堆疊方法稱(chēng)為 3D 集成，需要在材料和設(shè)計(jì)方面對(duì)芯片的制造方式進(jìn)行創(chuàng)新。3D 集成需要硅通孔 (TSV) 或穿過(guò)每個(gè)芯粒的硅以將其與其上方的硅連接的電氣連接。奧爾巴尼的IBM研究人員正在開(kāi)發(fā)下一代技術(shù)，以在芯粒中推進(jìn)這一概念，這些芯粒可以相互堆疊，超越目前的可用選項(xiàng)。與傳統(tǒng) SoC 解決方案相比，這些集成進(jìn)步將提供更高的性能，并在更小的封裝中降低能耗。考慮到下一代 TSV 高帶寬功能層和多芯片模塊集成的額外復(fù)雜性，這種設(shè)計(jì)方法的生產(chǎn)成本可能更高。
國(guó)產(chǎn)Chiplet已實(shí)現(xiàn)4nm
國(guó)內(nèi)一直在努力研發(fā)Chiplet技術(shù)，想要用14nm或28nm的工藝，實(shí)現(xiàn)7nm，甚至5nm的性能，為此還推出了一個(gè)屬于自己的Chiplet標(biāo)準(zhǔn)。
之前，已經(jīng)有兩大封裝巨頭，傳出了好消息，先是長(zhǎng)電科技，實(shí)現(xiàn)了4nm Chiplet的封裝技術(shù)。后來(lái)通富微電也表示，自己擁有chiplet封裝技術(shù)了。
而上半年，國(guó)內(nèi)首款基于Chiplet（芯粒）技術(shù)的AI芯片“啟明930”已經(jīng)正式亮相。這款芯片由北極雄芯開(kāi)發(fā)出來(lái)的，采用12nm工藝，而中央控制芯粒采用的是RISC-V CPU核心。
而通過(guò)Chiplet技術(shù)，可搭載多個(gè)功能型芯粒，做到算力拓展，從而提供8~20TOPS（INT8）稠密算力來(lái)適應(yīng)不同場(chǎng)景，就像搭積木一樣，能靈活組合和配置。
按照業(yè)內(nèi)人士的預(yù)計(jì)，采用Chiplet技術(shù)進(jìn)行算力拓展后，雖然是12nm工藝的芯片，但其算力，其實(shí)已經(jīng)與7nm工藝差不多了，甚至有可能會(huì)更高。
相比于Chiplet的封裝，這個(gè)芯片的發(fā)展應(yīng)該更有象征意義，意味著在Chiplet技術(shù)方面，我們確實(shí)有了一定的實(shí)力和基礎(chǔ)。
當(dāng)然，總體來(lái)看，目前在Chiplet技術(shù)上面，我們還只是走出了第一步，接下來(lái)Chiplet技術(shù)還面臨著來(lái)自多個(gè)方面的挑戰(zhàn)。在設(shè)計(jì)、制造、封裝等各個(gè)環(huán)節(jié)都還需要努力，而在應(yīng)用層面，就更加需要加強(qiáng)了，畢竟任何芯片制造出來(lái)后，重點(diǎn)是使用，僅停留在實(shí)驗(yàn)室的芯片是沒(méi)有價(jià)值的。
