隨AI 需求全面引爆，臺(tái)積電啟動(dòng)CoWoS 大擴(kuò)產(chǎn)計(jì)畫(huà)。

臺(tái)積電董事長(zhǎng)劉德音在今年股東會(huì)上表示，最近因?yàn)锳I需求增加，有很多訂單來(lái)到臺(tái)積電，且都需要先進(jìn)封裝，這個(gè)需求遠(yuǎn)大于現(xiàn)在的產(chǎn)能，迫使公司要急遽增加先進(jìn)封裝產(chǎn)能。業(yè)界消息指出，臺(tái)積電于6月底啟動(dòng)第二波追單，推估今年底CoWoS月產(chǎn)能將達(dá)到1.2萬(wàn)片，2024年將翻倍成長(zhǎng)。

事實(shí)上，在CoWoS產(chǎn)能排擠效應(yīng)下，確實(shí)有越來(lái)越多大廠提升采用封測(cè)廠先進(jìn)封裝方案的意愿，例如NVIDIA培養(yǎng)Amkor為第二供應(yīng)商，同時(shí)因設(shè)備交期拉長(zhǎng)到6~9個(gè)月、產(chǎn)能供不應(yīng)求，近來(lái)不只臺(tái)積電急于向設(shè)備廠追單，封測(cè)廠的詢(xún)問(wèn)度也爆增，企圖要在AI浪潮下提前備妥軍備、爭(zhēng)搶先機(jī)。

市場(chǎng)人士認(rèn)為，封測(cè)廠跟晶圓廠在先進(jìn)封裝市場(chǎng)的定位與優(yōu)勢(shì)不同，彼此的合作關(guān)系大于競(jìng)爭(zhēng)，目前包括日月光、Amkor、長(zhǎng)電科技等封測(cè)大廠早已具備先進(jìn)封裝技術(shù)，且因具備技術(shù)升級(jí)及價(jià)格優(yōu)勢(shì)，可望成為大廠另一個(gè)選擇方案。未來(lái)隨著AI市場(chǎng)大餅快速增胖、先進(jìn)封裝需求噴發(fā)，除可搶食到更多客戶(hù)訂單，也有機(jī)會(huì)進(jìn)一步擴(kuò)充產(chǎn)能，對(duì)設(shè)備業(yè)者相當(dāng)有利。


三星落敗也是因?yàn)橄冗M(jìn)封裝技術(shù)落后

據(jù)BusinessKorea報(bào)道，英偉達(dá)的AI圖形處理單元（GPU）占據(jù)市場(chǎng)90%以上的份額，目前供不應(yīng)求，價(jià)格飆升。而英偉達(dá)用于ChatGPT而聞名的旗艦A100和H100 GPU完全外包給臺(tái)積電，三星未奪得訂單，這得益于臺(tái)積電名為CoWoS的封裝技術(shù)。

據(jù)悉，在封裝過(guò)程中，芯片以三維（3D）方式堆疊在單個(gè)薄膜中，從而縮短了芯片之間的距離。這使得芯片之間的連接速度更快，從而帶來(lái)高達(dá)50%或更多的巨大性能提升。芯片的堆疊和封裝方式對(duì)性能產(chǎn)生巨大差異。

臺(tái)積電于2012年首次引入CoWoS技術(shù)，此后不斷升級(jí)封裝技術(shù)。除了CoWoS之外，臺(tái)積電還有其他封裝技術(shù)。現(xiàn)在，英偉達(dá)、蘋(píng)果和AMD的核心產(chǎn)品都依賴(lài)于臺(tái)積電及其封裝技術(shù)。6月8日，臺(tái)積電專(zhuān)門(mén)從事高端封裝的半導(dǎo)體生產(chǎn)工廠Fab 6開(kāi)始運(yùn)營(yíng)，以滿(mǎn)足不斷增長(zhǎng)的訂單需求。

這意味著英偉達(dá)可以通過(guò)臺(tái)積電進(jìn)行封裝和代工來(lái)獲得成品芯片。

而臺(tái)積電的先進(jìn)封裝技術(shù)解釋了為什么即使三星電子在2022年領(lǐng)先臺(tái)積電成功量產(chǎn)3納米半導(dǎo)體，英偉達(dá)和蘋(píng)果等全球IT巨頭仍然希望使用臺(tái)積電的生產(chǎn)線。目前，所有AI及自動(dòng)駕駛相關(guān)的代工大訂單都轉(zhuǎn)到了臺(tái)積電。


芯片巨頭先進(jìn)封裝技術(shù)特點(diǎn)

臺(tái)積電的 CoWoS-R+

正如大家所知道，CoWoS 是一種chip last 封裝技術(shù)。CoWoS 通常是通過(guò)將有源硅dies放置在無(wú)源硅中介層之上來(lái)完成的，但這非常昂貴。因此，臺(tái)積電開(kāi)發(fā)了 CoWoS-R，它使用具有 RDL 層的有機(jī)基板，這是一種更便宜的技術(shù)。CoWoS-R 還沒(méi)有到產(chǎn)品出貨階段，但有一些產(chǎn)品來(lái)了。我們知道的第一款此類(lèi)產(chǎn)品來(lái)自 AMD。坦率地說(shuō)，這個(gè)技術(shù)這太神奇了。

臺(tái)積電并沒(méi)有止步于 CoWoS R，CoWoS-R+ 在這項(xiàng)技術(shù)上不斷發(fā)展。

要理解的關(guān)鍵概念之一是die-to-die連接的距離。HBM 是目前將AI 和高性能計(jì)算的內(nèi)存帶寬提高到合理水平的唯一方法。隨著最初的 HBM 以每個(gè)pad 1Gbps 的速度出現(xiàn)，現(xiàn)在的HBM2 和 HBM2E 一代迅速增長(zhǎng)到 2.4Gbps 和 3.2Gbps。HBM3 將一路達(dá)到 6.4Gbps。封裝寬度也從 HBM2 的 7.8mm 增長(zhǎng)到 HBM2E 的 10mm 到 11mm，這意味著互連長(zhǎng)度現(xiàn)在增長(zhǎng)到大約 5.5。

簡(jiǎn)而言之，“線”需要傳輸更快的數(shù)據(jù)速率，同時(shí)還要走更長(zhǎng)的距離。這是非常難以做到的，并且會(huì)產(chǎn)生大量噪聲，從而降低信號(hào)完整性。

另一個(gè)問(wèn)題是，隨著摩爾定律的放緩與日益增長(zhǎng)的性能需求作斗爭(zhēng)，芯片的功率正在爆炸式增長(zhǎng)。Nvidia 的 Hopper 已經(jīng)擁有 700W的功率，但未來(lái)封裝將激增至千瓦級(jí)。HBM3 也比 HBM2E 更耗電。通過(guò)封裝的更多功率也可能會(huì)產(chǎn)生更多噪聲，從而降低信號(hào)完整性。

臺(tái)積電開(kāi)發(fā)了一種新的高密度 IPD 來(lái)解決這個(gè)問(wèn)題。簡(jiǎn)而言之，臺(tái)積電客戶(hù)可以在 CoWoS R+ 上實(shí)現(xiàn) 6.4Gbps HBM3，但在 CoWoS R 上卻不行。高密度 IPD 對(duì)于增加額外電容以平滑供電很重要。如Graphcore 就是在使用臺(tái)積電的SoIC混合鍵合之后，在不大幅提高功耗的情況下，將產(chǎn)品的時(shí)鐘提升了40%。


英特爾和 CEA-LETI的Collective Die to Wafer混合鍵合

我們知道，晶圓上芯片（Die on wafer ）的精度遠(yuǎn)低于晶圓上晶圓（wafer on wafe）鍵合。它也慢得多。例如，盡管 Besi 聲稱(chēng)每小時(shí)放置 2,000 個(gè)die，即使到了 1 微米的精度，吞吐量仍能降至每小時(shí)放置 1,000 個(gè)芯片以下。另一方面，晶圓上的晶圓（wafer on wafe）鍵合也存在許多與無(wú)法進(jìn)行異質(zhì)集成以及無(wú)法在鍵合步驟之前對(duì)die進(jìn)行bin/test有關(guān)的問(wèn)題。Collective Die to Wafer允許比芯片到晶圓（die to wafer）鍵合更高的精度和吞吐量，同時(shí)還提供test、bin和實(shí)現(xiàn)異構(gòu)集成的能力。

英特爾和 CEA-LETI 將Collective Die to Wafer與自對(duì)準(zhǔn)技術(shù)相結(jié)合，實(shí)現(xiàn)了 150 納米的平均未對(duì)準(zhǔn)（mean misalignment，比die to wafer更準(zhǔn)確）并具有更高的吞吐量。自對(duì)準(zhǔn)技術(shù)非常酷。他們利用水滴的毛細(xì)作用力在修改后的拾取和放置工具將其快速但不太準(zhǔn)確地放置在所需位置后使對(duì)齊更加準(zhǔn)確。隨著水的蒸發(fā)，產(chǎn)生直接鍵合，無(wú)需任何其他中間材料。然后，鍵合晶片進(jìn)入標(biāo)準(zhǔn)退火步驟，加強(qiáng)鍵合。

除了水滴沉積（water droplet ）之外，唯一獨(dú)特的步驟是在粘合部位應(yīng)用親水和疏水材料，這可以用納米覆蓋精度進(jìn)行光刻定義。這不是一個(gè)沒(méi)有問(wèn)題的過(guò)程。有許多與分配水、液滴特性、冷凝和粘合過(guò)程有關(guān)的問(wèn)題。英特爾和 CEA-LETI 以 3 個(gè)指標(biāo)展示了結(jié)果。Collection Yield是指在die上捕獲的水滴。Bonding yield 是指成功鍵合的dies數(shù)量。Alignment yield是指具有亞微米精度的die數(shù)量。

他們嘗試了各種工藝的矩陣，其最好的方法實(shí)現(xiàn)了 98% 的bond yiled和 100% 的其他步驟。總對(duì)準(zhǔn)精度令人驚嘆，所有die的對(duì)準(zhǔn)精度都低于 1 微米，大多數(shù)die的對(duì)準(zhǔn)精度低于 0.2 微米。英特爾和 CEA-LETI 嘗試使用多種不同的die尺寸實(shí)現(xiàn)這一點(diǎn)，這個(gè)過(guò)程在非常高的縱橫比die上非常出色，這非常有趣。

三星 Monolithic vs MCM vs 2.5D vs 3D，包括混合鍵合

三星在面積和功率方面對(duì)先進(jìn)封裝的成本進(jìn)行了非常有趣的研究。他們比較了兩種主要的設(shè)計(jì)類(lèi)型，一種是帶寬受限的 (HPC/AI)，一種是延遲受限的 (CPU)。

用于 HPC 和 AI 的單片 2D 芯片的面積為 450平方毫米。它被切成薄片（sliced up）并使用先進(jìn)的封裝將其粘合在一起。MCM 變體的功耗增加了 2.1%，芯片面積增加了 5.6%。2.5D設(shè)計(jì)，功率提升1.1%，面積增加2.4%。3D 設(shè)計(jì)的功率增加了 0.04%，但面積增加了 2.4%。這些結(jié)果當(dāng)然是理想的，在現(xiàn)實(shí)世界中，與布局規(guī)劃和布局問(wèn)題相關(guān)的開(kāi)銷(xiāo)會(huì)更多。


SK 海力士 Wafer On Wafer 混合鍵合 DRAM

SK 海力士介紹了他們對(duì)晶圓混合鍵合工藝的研究。用于先進(jìn)封裝的晶圓鍵合技術(shù)已經(jīng)非常普遍。它用于索尼、三星和 Omnivison 的 CMOS 圖像傳感器。YMTC 的XStacking 技術(shù)也在 NAND Flash 中使用它。Graphcore 和 TSMC 在他們的 BOW 芯片中也使用了它。SKHynix 也將在其 16 層 HBM堆棧中使用混合鍵合。SKHynix 沒(méi)有直接說(shuō)明產(chǎn)量，但他們似乎非常希望將這項(xiàng)技術(shù)商業(yè)化。


ASE 共封裝光學(xué)器件

從技術(shù)角度來(lái)看，ASE 所展示的并不是那么具有開(kāi)創(chuàng)性，但對(duì)投資者是有影響的。這是因?yàn)樵谶^(guò)去，主要的 OSAT 都遠(yuǎn)離光網(wǎng)絡(luò)產(chǎn)品。在我們看來(lái)，這項(xiàng)研究對(duì)我們普遍喜歡的像 Fabrinet 這樣的公司不利。話(huà)雖如此，這只是研究，市場(chǎng)動(dòng)向更為重要。無(wú)論如何，如果 ASE 正在研究這個(gè)，他們可能也會(huì)試圖獲得份額。現(xiàn)在來(lái)看看 ASE 介紹的內(nèi)容。

引線鍵合一直是 100G 一代產(chǎn)品的主要技術(shù)，但隨著我們過(guò)渡到 400G 和 800G 代，它開(kāi)始成為瓶頸。這是其他公司一段時(shí)間以來(lái)一直在進(jìn)行的過(guò)渡，例如英特爾和 Fabrinet 已停止將 PIC 和 EIC 與最近幾代產(chǎn)品進(jìn)行引線鍵合。思科也已經(jīng)從引線鍵合轉(zhuǎn)向倒裝芯片，今年他們甚至展示了使用 TSV 的 3D 組裝，這比 ASE 展示的要先進(jìn)得多。

ASE 論文總體上討論了光學(xué)制造的獨(dú)特挑戰(zhàn)，包括contamination processes 的差異以及所使用的獨(dú)特切割和蝕刻技術(shù)。晶圓廠后的晶圓工藝也不同，例如凸點(diǎn)下金屬化和硅等。還討論了獨(dú)特的測(cè)試要求。ASE 進(jìn)入光學(xué)制造領(lǐng)域還有很長(zhǎng)的路要走，但重要的是要繼續(xù)關(guān)注它們，將其視為電信和數(shù)據(jù)中心市場(chǎng)光學(xué)組裝和封裝領(lǐng)域潛在的非常有能力和可怕的新進(jìn)入者。


超薄die的 Xperi Die Handling

在大多數(shù)混合鍵合中，芯片必須非常薄。在即將推出的 16 層 HBM 的情況下，這甚至可以達(dá)到 30 微米的數(shù)量級(jí)，不到人類(lèi)頭發(fā)厚度的一半。而硅片非常脆弱，因此無(wú)法正常提起。因此，Xperi 展示了使用伯努利夾具（Bernoulli grip ）提起die的研究，該夾具使用具有低靜壓的高速氣流以在沒(méi)有物理接觸的情況下粘附到物體上。然后夾具將die放置到另一個(gè)die上，精度為 1 微米或更小。這篇論文有很多關(guān)于die翹曲和處理的細(xì)節(jié)。這里沒(méi)有什么突破性的東西，但我們只是認(rèn)為這是處理超薄die的一種很酷的機(jī)制。

世界最大的晶圓代工廠中在晶圓對(duì)晶圓（wafer-on-wafer ）混合鍵合工具和工藝流程的重大勝利。雖然我們不知道這項(xiàng)研究是否會(huì)商業(yè)化，但我們認(rèn)為這是另一種有趣的晶圓處理技術(shù)。晶圓太薄以至于松軟，當(dāng)您將其降低以進(jìn)行鍵合時(shí)，可能會(huì)滯留空氣，從而影響產(chǎn)量。Tokyo Electron 提出了一種避免這種情況的方法。這是研究，而不是他們當(dāng)前鍵合工具的過(guò)程。


索尼領(lǐng)先的 1 微米間距混合鍵合

索尼繼續(xù)展示了為什么他們是混合鍵合領(lǐng)域的領(lǐng)導(dǎo)者。

他們于 2017 年首次在大批量產(chǎn)品中交付該技術(shù)。他們目前每年交付數(shù)百萬(wàn)個(gè) CMOS 圖像傳感器，采用 6.3 微米間距混合鍵合，堆疊 3 個(gè)裸片，而其他人的間距和體積要小得多。索尼的產(chǎn)品完全是晶圓對(duì)晶圓的混合鍵合。今年索尼推出了 1 微米間距面對(duì)面混合鍵合和 1.4 微米面對(duì)面混合鍵合。索尼目前使用面對(duì)面和面對(duì)面的混合鍵合。

索尼為何在混合鍵合上如此激進(jìn)的簡(jiǎn)短解釋是，索尼希望繼續(xù)分解和堆疊圖像傳感器像素的功能，以捕捉更多光線，并能夠捕捉更多數(shù)據(jù)并將其轉(zhuǎn)化為實(shí)際照片和視頻。

他們展示的技術(shù)非常有趣。所有混合鍵合工藝都需要極其平坦的表面，但在 CMP 工藝中銅和 SiO2 會(huì)以不同的速率被拋光掉。在大多數(shù)工藝中，這意味著銅會(huì)被磨掉到比 SiO2 低的水平。這通常稱(chēng)為dishing。這個(gè)過(guò)程必須精確控制，因?yàn)?SiO2 和銅的熱膨脹系數(shù)也不同。臺(tái)積電使用的一項(xiàng)技術(shù)是使用銅合金代替純銅來(lái)控制凹陷程度并使 CMP 工藝更容易進(jìn)行。

索尼，因?yàn)樗麄兛s小到比行業(yè)其他公司小得多的間距，所以提出了相反的策略。在他們的先進(jìn)方法中，SiO2 比銅被拋光得更遠(yuǎn)。這需要完全不同的專(zhuān)有 CMP 工藝。

索尼還通過(guò)改變 ECD 工藝中的晶粒尺寸實(shí)現(xiàn)了對(duì)銅的類(lèi)似控制和突出。

結(jié)果令人難以置信。與傳統(tǒng)工藝相比，接觸電阻提高了多個(gè)數(shù)量級(jí)。這是在 200,000 個(gè)菊花鏈（daisy chained） Cu-Cu 連接上進(jìn)行測(cè)試的。這些是 1 微米面對(duì)面鍵合的結(jié)果，但 1.4 微米面對(duì)面粘合也顯示出令人印象深刻的結(jié)果。

AMD Zen 3 上的 V-Cache SoIC 混合鍵合

AMD 重申了很多東西，但也有一些新東西。此外需要提醒一下的是，AMD 的 V-Cache 混合鍵合和elevated扇出橋的首席工程師離開(kāi)了 AMD ，加盟了微軟。我們對(duì)微軟芯片的未來(lái)感到興奮，因?yàn)樗麄円呀?jīng)從整個(gè)行業(yè)招聘了大量人才。

v-cache 的物理結(jié)構(gòu)非常有趣。AMD 和 TSMC 不僅是 CPU CCD 小芯片，頂部還有 SRAM 小芯片和支持小芯片，而且還在整個(gè)組件的頂部有最后的第 5 塊支持硅片。這種結(jié)構(gòu)由IBM 的 Tom Wassick獨(dú)立證實(shí)。

起初，這似乎是在浪費(fèi)額外的硅，但這樣做是因?yàn)榕_(tái)積電的混合鍵合工藝需要減薄的裸片。需要最后一塊支撐硅片來(lái)為沒(méi)有混合鍵合 SRAM 的標(biāo)準(zhǔn) CCD 提供最終的芯片組件剛度和等效高度。

AMD 指的是將用于 Ponte Vecchio GPU 和 Meteor Lake CPU 的 Foveros。AMD 聲稱(chēng)，由于 TSV 和接觸電容/電感更低，互連能效提高了 3 倍，互連密度提高了 16 倍，信號(hào)/電源完整性也更好。奇怪的是，他們使用 9 微米間距作為比較。這是一個(gè)不誠(chéng)實(shí)的比較，因?yàn)門(mén)echInsights發(fā)現(xiàn) V-Cache 的生產(chǎn)版本是在 17 微米間距上完成的。這種音調(diào)上的放松會(huì)減少所呈現(xiàn)的一些優(yōu)勢(shì)。


國(guó)內(nèi)企業(yè)封測(cè)實(shí)力

回顧國(guó)內(nèi)芯片行業(yè)發(fā)展歷史，國(guó)產(chǎn)廠商也是最早從封測(cè)產(chǎn)業(yè)起步。

發(fā)展近40年后，封測(cè)環(huán)節(jié)已成為國(guó)內(nèi)半導(dǎo)體產(chǎn)業(yè)中國(guó)產(chǎn)替代程度最高、最具競(jìng)爭(zhēng)力的環(huán)節(jié)，國(guó)內(nèi)封測(cè)廠商也在全球半導(dǎo)體測(cè)試市場(chǎng)中占據(jù)主導(dǎo)地位。

據(jù)中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)統(tǒng)計(jì)以及Frost&Sullivan數(shù)據(jù)，2021年，中國(guó)封測(cè)產(chǎn)業(yè)市場(chǎng)規(guī)模為2763億元。預(yù)計(jì)到2025年，國(guó)內(nèi)封測(cè)產(chǎn)業(yè)市場(chǎng)規(guī)模有望達(dá)到3551.9億元，約占全球市場(chǎng)75.61%。

近年，隨著摩爾定律持續(xù)推進(jìn)引發(fā)的經(jīng)濟(jì)和性?xún)r(jià)比效益下滑，疊加5G、物聯(lián)網(wǎng)和人工智能等新興趨勢(shì)的共同推動(dòng)下，以3D、SiP、Chiplet等為代表的先進(jìn)封裝技術(shù)發(fā)展快速，先進(jìn)封裝技術(shù)在整個(gè)封裝市場(chǎng)的占比也正加速提升。先進(jìn)封裝趨勢(shì)下，哪些本土封測(cè)企業(yè)更具硬實(shí)力？


1、長(zhǎng)電科技

全球封測(cè)行業(yè)龍頭，成立于1972年，主營(yíng)集成電路和分立器件的封裝、測(cè)試，及分立器件相關(guān)芯片設(shè)計(jì)、制造等業(yè)務(wù)，是排名全球第三、國(guó)內(nèi)第一的OSAT（外包半導(dǎo)體封裝和測(cè)試）廠商。

據(jù)官網(wǎng)，公司第一條集成電路自動(dòng)化產(chǎn)線于1989年投產(chǎn)；1994年，公司設(shè)立封裝測(cè)試服務(wù)。隨后數(shù)年，其持續(xù)內(nèi)生成長(zhǎng)+外延并購(gòu)。在封測(cè)領(lǐng)域，公司2021年全球市占率達(dá)10.82%。

其中，公司核心封裝技術(shù)主要包括2.5D/3D集成、晶圓級(jí)封裝（WLP）、晶片級(jí)封裝（WL-CSP）、系統(tǒng)級(jí)封裝（SiP）、堆疊封裝（PoP）和倒裝封裝（Flip Chip）技術(shù)等，技術(shù)覆蓋面可追平全球龍頭日月光集團(tuán)。

2、晶方科技

全球TSV-CIS封測(cè)龍頭，主要從事傳感器領(lǐng)域的封裝測(cè)試服務(wù)等業(yè)務(wù)，封裝產(chǎn)品主要有影像傳感器芯片、MEMS芯片、生物身份識(shí)別芯片等，可廣泛應(yīng)用于3D傳感、手機(jī)、身份識(shí)別、安防監(jiān)控、汽車(chē)電子等電子等下游領(lǐng)域。（TSV，硅通孔技術(shù)）

據(jù)官網(wǎng)，公司成立于2005年，通過(guò)引進(jìn)吸收以色列晶圓級(jí)封裝技術(shù)，并加以研發(fā)創(chuàng)新，公司發(fā)展為全球12英寸晶圓級(jí)芯片尺寸封裝技術(shù)的開(kāi)發(fā)者。2014年，通過(guò)收購(gòu)半導(dǎo)體存儲(chǔ)器專(zhuān)業(yè)封測(cè)廠智瑞達(dá)電子，公司掌握了LGA、BGA、SIP模組等多項(xiàng)封裝技術(shù)和模組制造能力。

而通過(guò)將吸收引進(jìn)的封裝技術(shù)與原有先進(jìn)封裝技術(shù)的融合，公司率先推出了國(guó)際領(lǐng)先的傳感器扇出型系統(tǒng)級(jí)（FO-SiP）封裝技術(shù)。

當(dāng)前，經(jīng)過(guò)十余年在新技術(shù)創(chuàng)新研發(fā)方面的投入推進(jìn)，公司已掌握了TSV封裝、FO-SiP封裝、2.5D/3D封裝、WLCSP封裝等多項(xiàng)先進(jìn)封裝技術(shù)，是中國(guó)大陸第一家、全球第二大可以為影像傳感芯片提供晶圓片級(jí)芯片規(guī)模封裝（WLCSP）量產(chǎn)服務(wù)的專(zhuān)業(yè)封測(cè)服務(wù)商。


3、通富微電

全球半導(dǎo)體封測(cè)龍頭，成立于1997年，專(zhuān)注從事集成電路封裝測(cè)試業(yè)務(wù)，主要產(chǎn)品和技術(shù)被廣泛應(yīng)用于物聯(lián)網(wǎng)、汽車(chē)電子、高端處理器芯片、存儲(chǔ)器、信息終端、功率模塊等多個(gè)領(lǐng)域，是國(guó)內(nèi)排名第二，全球排名第五的封測(cè)廠商。

據(jù)官網(wǎng)，公司在封測(cè)技術(shù)上布局全面。早期以傳統(tǒng)封裝技術(shù)為主，2009年即在國(guó)內(nèi)首次成功開(kāi)發(fā)并量產(chǎn)出球柵陣列封裝（BGA）產(chǎn)品。2010-2015年，公司又陸續(xù)開(kāi)發(fā)出晶圓片級(jí)芯片規(guī)模封裝（WLCSP）封測(cè)技術(shù)，晶圓片級(jí)BUMP封測(cè)技術(shù)并建成生產(chǎn)線，實(shí)現(xiàn)技術(shù)產(chǎn)業(yè)化 。

當(dāng)前，公司已掌握了QFN、SO、Bumping、2.5D/3D、WLCSP、BGA、FC、SiP等多項(xiàng)處于行業(yè)或世界先進(jìn)水平的傳統(tǒng)和先進(jìn)封測(cè)技術(shù)，可為客戶(hù)提供多樣化的Chiplet封裝解決方案。


4、華天科技

全球領(lǐng)先的半導(dǎo)體封測(cè)企業(yè)，成立于2003年，主營(yíng)半導(dǎo)體集成電路、半導(dǎo)體元器件的封裝測(cè)試等業(yè)務(wù)，具備從封裝設(shè)計(jì)、封裝仿真到基板封裝、晶圓級(jí)封裝、晶圓測(cè)試及物流配送等一站式服務(wù)能力，是國(guó)內(nèi)排名第三、全球排名第六大封測(cè)廠商。

據(jù)官網(wǎng)，發(fā)展初期，公司以DIP、SOP、SSOP、QFP、SOT等傳統(tǒng)封裝形式為主，后通過(guò)不斷布局拓展，其前瞻性地布局了PGA、BGA、CSP、MCM等高端封裝技術(shù)。


5、華潤(rùn)微

國(guó)內(nèi)半導(dǎo)體IDM龍頭，主營(yíng)功率半導(dǎo)體、智能傳感器和智能控制產(chǎn)品的設(shè)計(jì)、生產(chǎn)與銷(xiāo)售，以及晶圓制造、封裝測(cè)試、掩模制造服務(wù)等兩大板塊業(yè)務(wù)，是國(guó)內(nèi)領(lǐng)先的少數(shù)具備芯片設(shè)計(jì)、晶圓制造、封裝測(cè)試等全產(chǎn)業(yè)鏈一體化經(jīng)營(yíng)能力的半導(dǎo)體企業(yè)。

公司重視先進(jìn)封裝技術(shù)的開(kāi)發(fā)與創(chuàng)新，在原有技術(shù)基礎(chǔ)上，先后開(kāi)發(fā)出了50μm12英寸晶圓減薄劃片工藝、鋁帶和銅片夾扣鍵合工藝、高密度金絲/銅絲鍵合工藝、FC工藝、多層封裝工藝等新型封裝技術(shù)，可為客戶(hù)提供高可靠性、高密度和小型化、薄型化的封裝服務(wù)。

此外，公司旗下還擁有半導(dǎo)體封裝測(cè)試代工平臺(tái)——ATBG，可專(zhuān)注于為國(guó)內(nèi)外無(wú)芯片制造工廠的半導(dǎo)體公司提供各種封裝測(cè)試代工業(yè)務(wù)，當(dāng)前主要業(yè)務(wù)種類(lèi)有半導(dǎo)體晶圓測(cè)試（CP），大功率模塊封裝（IPM），功率器件封裝（FLIPCHIP工藝）和先進(jìn)面板封裝（PLP）等。