近日，國家知識(shí)產(chǎn)權(quán)局官網(wǎng)顯示，比亞迪半導(dǎo)體股份有限公司“芯片及其數(shù)據(jù)存儲(chǔ)方法”專利公布，申請(qǐng)公布號(hào)為CN116185704A。

資料顯示，上述專利申請(qǐng)?zhí)岢鲆环N芯片及其數(shù)據(jù)存儲(chǔ)方法，數(shù)據(jù)存儲(chǔ)方法包括：接收并執(zhí)行當(dāng)前操作指令，并將當(dāng)前操作指令所涉及的第一數(shù)據(jù)進(jìn)行備份；收集預(yù)設(shè)時(shí)間段內(nèi)的歷史操作指令所涉及的第二數(shù)據(jù)，并將第二數(shù)據(jù)進(jìn)行備份；對(duì)第一數(shù)據(jù)進(jìn)行校驗(yàn)，根據(jù)校驗(yàn)結(jié)果判斷是否輸出備份的第一數(shù)據(jù)和第二數(shù)據(jù)。

據(jù)悉，該技術(shù)方案可以將導(dǎo)致芯片存儲(chǔ)體數(shù)據(jù)異常變動(dòng)的所有可能數(shù)據(jù)進(jìn)行備份存儲(chǔ)，使存儲(chǔ)體數(shù)據(jù)異常變動(dòng)時(shí)，能夠輸出第一數(shù)據(jù)和第二數(shù)據(jù)作為參考數(shù)據(jù)用于異常分析，此外，導(dǎo)致存儲(chǔ)體數(shù)據(jù)異常變動(dòng)的觸發(fā)事件可被追溯。

存儲(chǔ)芯片長期空間將至萬億

存儲(chǔ)芯片的市場占據(jù)半導(dǎo)體產(chǎn)業(yè)近30%；2023年全球存儲(chǔ)芯片市場規(guī)模將達(dá)1658億美元，而這其中，中國存儲(chǔ)芯片市場規(guī)模將逼近6500億元。


1、chatgpt帶來的增量

AI服務(wù)器所需DRAM和NAND分別是常規(guī)服務(wù)器的8倍和3倍，AI技術(shù)革命驅(qū)動(dòng)全球算力競賽，存儲(chǔ)芯片有望加速企穩(wěn)。

據(jù)機(jī)構(gòu)的測算，以英偉達(dá)A100為標(biāo)準(zhǔn)，單個(gè)GPU堆疊8顆DRAM芯片，短期拉動(dòng)DRAM需求增量為11.73萬顆，遠(yuǎn)期增量為684.71萬顆。


2、周期底部拐點(diǎn)已現(xiàn)

根據(jù) DIGITIMES 報(bào)道，長江存儲(chǔ)將調(diào)漲 NAND 產(chǎn)品價(jià)格后，三 星、SK 海力士也將跟進(jìn) 3~5%漲幅。SEMI 數(shù)據(jù)顯示，全球半導(dǎo)體制造業(yè)的收縮預(yù)計(jì)將在 2023 年第二季度放緩，并有望從第三季度開始逐步復(fù)蘇。第二季度包括 IC 銷售和硅片出貨量在內(nèi)的行業(yè)指標(biāo)表明環(huán)比有所改善。


CXL技術(shù)成存儲(chǔ)行業(yè)“新寵”

以ChatGPT為代表的AI大模型對(duì)高性能存儲(chǔ)芯片的需求與日俱增，在高容量、高運(yùn)算能力的需求下，CXL、HBM等新的存儲(chǔ)技術(shù)備受市場關(guān)注。

華西證券日前研報(bào)指出，CXL帶來的DRAM池化技術(shù)可以大大節(jié)約數(shù)據(jù)中心的建設(shè)成本，同時(shí)也將大大帶動(dòng)DRAM的用量。SK海力士副會(huì)長樸正浩也曾在演講中透露，隨著ChatGPT等應(yīng)用開啟AI新時(shí)代，加上相關(guān)技術(shù)演進(jìn)，預(yù)計(jì)全球數(shù)據(jù)生成、儲(chǔ)存、處理量將呈等比級(jí)數(shù)增長。在技術(shù)演進(jìn)的路上，為克服主機(jī)CPU存儲(chǔ)器容量受限問題，CXL技術(shù)相當(dāng)重要。

CXL全稱Compute Express Link，意為計(jì)算快速鏈接，是一種全新的互聯(lián)技術(shù)標(biāo)準(zhǔn)。隨著存儲(chǔ)成本不斷增加，傳統(tǒng)的PCI-e技術(shù)逐漸乏力。在此背景下，基于PCI-e協(xié)議的CXL技術(shù)應(yīng)運(yùn)而生。

據(jù)了解，CXL能夠讓CPU與GPU、FPGA或其他加速器之間實(shí)現(xiàn)高速高效的互聯(lián)，從而滿足高性能異構(gòu)計(jì)算的要求，并且其維護(hù)CPU內(nèi)存空間和連接設(shè)備內(nèi)存之間的一致性，從而解決了各設(shè)備間的存儲(chǔ)割裂的問題，能夠大大降低內(nèi)存的分割導(dǎo)致的浪費(fèi)和性能下降。

當(dāng)下主流的計(jì)算系統(tǒng)通常采用高速緩存（SRAM）、主存（DRAM）、外部存儲(chǔ)（NAND Flash）的三級(jí)存儲(chǔ)結(jié)構(gòu)。系統(tǒng)運(yùn)作時(shí)，需要不斷地在內(nèi)存中來回傳輸信息。數(shù)據(jù)在三級(jí)存儲(chǔ)間傳輸時(shí)，后級(jí)的響應(yīng)時(shí)間及傳輸帶寬都將拖累整體的性能，并且由于數(shù)據(jù)量龐大，系統(tǒng)需要借助外部存儲(chǔ)并用網(wǎng)絡(luò)IO來訪問數(shù)據(jù)，致使訪問速度下降幾個(gè)數(shù)量級(jí)。而CXL技術(shù)的高兼容性、內(nèi)存一致性等優(yōu)勢能夠有效解決上述問題。

除了能夠解決單機(jī)設(shè)備連接問題以外，從CXL2.0（迭代版本）開始，其帶來的內(nèi)存池化（Pooling）技術(shù)超出了單機(jī)的范疇，還能夠提高內(nèi)存的使用率，并降低內(nèi)存的使用成本。

對(duì)此，華西證券認(rèn)為，引入DRAM池化，按需分配可以大大提高內(nèi)存使用效率，并節(jié)約數(shù)據(jù)中心的建設(shè)成本。CXL目前已經(jīng)完全支持池化技術(shù)，如果該理念得到廣泛應(yīng)用，內(nèi)存將成為提高服務(wù)器性能另外的重要手段之一。


新興存儲(chǔ)技術(shù)一覽

盡管 2D NAND 正在被 3D NAND 取代（不再受制于電子太少的缺點(diǎn)），但基于非電荷的新興存儲(chǔ)器的一些特性（例如低電壓操作或隨機(jī)存?。┱诒桓鞣N各樣的應(yīng)用關(guān)注從而獲得繼續(xù)發(fā)展的機(jī)會(huì)。這些新興的存儲(chǔ)器通常具有兩端結(jié)構(gòu)（例如，電阻器或電容器），因此很難同時(shí)用作單元格選擇設(shè)備。存儲(chǔ)單元一般以1T-1C、1T-1R或1D-1R的形式結(jié)合單獨(dú)的存取器件。

1.FeRAM：鐵隨機(jī)存儲(chǔ)器

FeRAM 器件通過切換和感測鐵電電容器的極化狀態(tài)來實(shí)現(xiàn)非易失性。要讀取內(nèi)存狀態(tài)，必須跟蹤鐵電電容器的磁滯回線( hysteresis loop)，并且存儲(chǔ)的數(shù)據(jù)被破壞并且必須在讀取后寫回（破壞性讀取，如 DRAM）。由于這種“破壞性讀取”，找到既能提供足夠的極化變化又能在延長的工作周期內(nèi)保持必要穩(wěn)定性的鐵電材料和電極材料是一項(xiàng)挑戰(zhàn)。

許多鐵電材料對(duì)于 CMOS 制造材料的正常補(bǔ)充來說是陌生的，并且可以通過傳統(tǒng)的 CMOS 處理?xiàng)l件退化。FeRAM 速度快、功耗低、電壓低，因此適用于 RFID、智能卡、ID 卡和其他嵌入式應(yīng)用。處理難度限制了它的廣泛采用。最近，提出了基于 HfO2 的鐵電 FET，其鐵電性用于改變 FET 的 Vt，從而可以形成類似于閃存的 1T 單元。如果開發(fā)成熟，這種新存儲(chǔ)器可以用作低功耗且速度非?？斓念愃崎W存的存儲(chǔ)器。


2.MRAM：磁性內(nèi)存

MRAM (Magnetic RAM) 設(shè)備采用磁性隧道結(jié) (MTJ：magnetic tunnel junction) 作為存儲(chǔ)元件。MTJ 單元由兩種鐵磁材料組成，由用作隧道勢壘的薄絕緣層隔開。當(dāng)一層的磁矩切換為與另一層對(duì)齊（或與另一層的方向相反）時(shí)，電流流過 MTJ 的有效電阻會(huì)發(fā)生變化?？梢宰x取隧道電流的大小以指示存儲(chǔ)的是“一”還是“零”。場切換 MRAM 可能是最接近理想的“通用存儲(chǔ)器”的，因?yàn)樗欠且资缘?、快速的并且可以無限循環(huán)。因此，它可以用作 NVM 以及 SRAM 和 DRAM。

然而，在 IC 電路中產(chǎn)生磁場既困難又低效。盡管如此，F(xiàn)ield Switching MTJ MRAM已經(jīng)成功制成產(chǎn)品。然而，當(dāng)存儲(chǔ)元件縮放時(shí)，切換所需的磁場會(huì)增加，而電遷移會(huì)限制可用于產(chǎn)生更高 H 場的電流密度。因此，預(yù)計(jì)現(xiàn)場開關(guān) MTJ MRAM 不太可能擴(kuò)展到 65nm 節(jié)點(diǎn)以上。

“STT(spin-transfer torque )”方法的最新進(jìn)展提供了一種新的潛在解決方案，其中自旋極化電流將其角動(dòng)量轉(zhuǎn)移到自由磁性層，從而在不借助外部磁場的情況下反轉(zhuǎn)其極性。在自旋轉(zhuǎn)移過程中，大量電流通過 MTJ 隧道層，這種應(yīng)力可能會(huì)降低寫入耐久性。在進(jìn)一步縮放時(shí)，存儲(chǔ)元件的穩(wěn)定性會(huì)受到熱噪聲的影響，因此預(yù)計(jì)在 32nm 及以下需要垂直磁化材料。最近已經(jīng)證明了垂直磁化。

隨著NAND Flash的快速發(fā)展，以及最近推出的有望繼續(xù)等效縮放的3D NAND，STT-MRAM取代NAND的希望似乎渺茫。然而，其類似 SRAM 的性能和比傳統(tǒng) 6T-SRAM 小得多的占用空間在該應(yīng)用中引起了極大的興趣，特別是在不需要高循環(huán)耐久性的移動(dòng)設(shè)備中，例如在計(jì)算中。因此，STT-MRAM 現(xiàn)在大多不被視為獨(dú)立內(nèi)存，而是嵌入式內(nèi)存 ，并且不在獨(dú)立 NVM 表中進(jìn)行跟蹤。

STT-MRAM 不僅是嵌入式 SRAM 替代品的潛在解決方案，也是嵌入式閃存 (NOR) 替代品的潛在解決方案。這對(duì)于物聯(lián)網(wǎng)應(yīng)用來說可能特別有趣，因?yàn)榈凸氖亲钪匾摹Ａ硪环矫妫瑢?duì)于使用更高存儲(chǔ)密度的其他嵌入式系統(tǒng)應(yīng)用，預(yù)計(jì) NOR 閃存將繼續(xù)占據(jù)主導(dǎo)地位，因?yàn)樗匀桓叱杀拘б?。此外，閃存能夠承受 PCB 板焊接過程（約 250°C）而不會(huì)丟失其預(yù)加載代碼，這是眾所周知的，許多新興存儲(chǔ)器尚未能夠證明這一點(diǎn)。


3.PCRAM

PCRAM 器件使用硫?qū)倩锊ＡВㄗ畛Ｓ玫幕衔锸?Ge2Sb2Te5，或 GST）的非晶態(tài)和晶態(tài)之間的電阻率差異來存儲(chǔ)邏輯電平。該器件由頂部電極、硫族化物相變層和底部電極組成。泄漏路徑被與相變?cè)?lián)的存取晶體管（或二極管）切斷。

相變寫入操作包括：(1) RESET，其中硫族化物玻璃通過短電脈沖瞬間熔化，然后快速淬火成具有高電阻率的非晶固體，以及 (2) SET，其中振幅較低但更長脈沖（通常 >100ns）將非晶相退火為低電阻晶態(tài)。1T-1R（或 1D-1R）單元比 NOR Flash 更大或更小，取決于使用的是 MOSFET 還是 BJT（或二極管。該設(shè)備可以被編程為任何最終狀態(tài)而無需擦除先前狀態(tài)，從而提供更快的編程吞吐量。簡單的電阻器結(jié)構(gòu)和低電壓操作也使 PCRAM 對(duì)于嵌入式 NVM 應(yīng)用具有吸引力。

PCRAM 的主要挑戰(zhàn)是重置相變?cè)璧母唠娏鳎╢raction of mA），以及相對(duì)較長的設(shè)置時(shí)間和高溫耐受性以在回流焊期間（約 250°C）保留預(yù)加載代碼。熱干擾是 PCRAM 可擴(kuò)展性的潛在挑戰(zhàn)。然而，熱干擾效應(yīng)是非累積的（不像閃存，其中導(dǎo)致電荷注入的編程和讀取干擾是累積的）并且較高溫度的RESET脈沖很短（10ns。相變材料與電極的相互作用可能會(huì)帶來長期的可靠性問題并限制循環(huán)耐久性，是類 DRAM 應(yīng)用的主要挑戰(zhàn)。與 DRAM 一樣，PCRAM 是真正的隨機(jī)存取、位可變存儲(chǔ)器。

已經(jīng)使用碳納米管作為電極證明， PCRAM 器件可以做到 < 5nm 的可擴(kuò)展性，并且復(fù)位電流遵循較大器件的外推線。至少在一個(gè)案例中，證明了 1E11 的循環(huán)耐力。相變存儲(chǔ)器從2011年開始用于功能手機(jī)，取代NOR Flash，2012年開始在~45nm節(jié)點(diǎn)量產(chǎn)，但此后沒有新產(chǎn)品推出。在過去的幾年中，PCM 存儲(chǔ)器也被瞄準(zhǔn)為嵌入式應(yīng)用程序的 eFlash 替代品的潛在候選者 。在這些工作中，不同類別的相變材料的合金化允許獲得符合焊接回流的存儲(chǔ)器；然而，如此高的溫度穩(wěn)定性是以較慢的寫入速度為代價(jià)的。


4.ReRAM：電阻式存儲(chǔ)器

目前正在研究一大類兩端器件，其中存儲(chǔ)狀態(tài)由金屬-絕緣體-金屬 (MIM：metal-insulator-metal ) 結(jié)構(gòu)的電阻率決定，用于存儲(chǔ)應(yīng)用。其中許多電阻式存儲(chǔ)器仍處于研究階段。由于他們承諾縮小到 10nm 以下，并以極高的頻率 (< ns) 和低功耗運(yùn)行，過去十年中許多工業(yè)實(shí)驗(yàn)室的重點(diǎn)研發(fā)工作使這項(xiàng)技術(shù)被廣泛認(rèn)為是 NAND 的潛在繼承者（包括 3D NAND ).

作為一種雙端器件，高密度 ReRAM 的發(fā)展一直受到缺乏良好選擇器器件的限制。然而，3D XP 內(nèi)存的最新進(jìn)展似乎已經(jīng)解決了這個(gè)瓶頸，如果解決了不穩(wěn)定位等其他技術(shù)問題，ReRAM 可能會(huì)取得快速進(jìn)展。除了 3D XP 陣列（類似于基于 PCRAM 的 3D XP 存儲(chǔ)器）之外，還可以使用 2D 陣列和小字線 (WL) 和小位線 (BL) 半間距制造高密度 ReRAM 產(chǎn)品。

此外，如果最終采用 OTS 類型的選擇器器件，那么使用底部的晶體管和 3D 陣列中每個(gè) ReRAM 器件的 OTS 選擇器來制造 BiCS 型 3D ReRAM 似乎是可行的，如圖 MM-10 所示。盡管由于引入 3D XP 內(nèi)存似乎解決了雙極選擇器設(shè)備的瓶頸，但尚未推出高密度 ReRAM 產(chǎn)品，但可以合理預(yù)期 ReRAM 的進(jìn)展。

然而最近，開發(fā)高密度 ReRAM 的熱情似乎消退了。這可能是由于兩個(gè)原因。(1) 3D NAND Flash的成功增加了進(jìn)入門檻， (2) 難以滿足大型陣列的可靠性要求。

在過去的幾年中，上述這些問題似乎注定了高密度 ReRAM 的大規(guī)模應(yīng)用。最初關(guān)于 ReRAM 由數(shù)千個(gè)原子組成，不受統(tǒng)計(jì)波動(dòng)影響的論點(diǎn)現(xiàn)在看來值得懷疑。似乎操作 ReRAM 的燈絲僅由幾個(gè)原子（離子）組成。似乎有證據(jù)表明，即使是相對(duì)較大的 ReRAM 設(shè)備也會(huì)受到統(tǒng)計(jì)波動(dòng)的影響。因此，我們不看好高密度應(yīng)用的 ReRAM。

行情恢復(fù)有望？

庫存去化自下而上，看好 23 年上半年迎來庫存拐點(diǎn)。根據(jù)國金證券研究所整理的數(shù)據(jù)，22Q3 全球存儲(chǔ)原廠庫存月數(shù) 為 5.1 個(gè)月，高于去年同期的 3.0 個(gè)月，且連續(xù)五個(gè)季度上升，并明顯高于上一輪周期頂部（19Q1）的 3.7 個(gè)月。另 一方面，主要存儲(chǔ)器模組廠商庫存卻已逐漸出現(xiàn)拐點(diǎn)，22Q3 庫存月數(shù)為 3.3 個(gè)月，已經(jīng)連續(xù)三個(gè)季度環(huán)比改善或接近 持平。復(fù)盤存儲(chǔ)原廠和模組廠商的庫存月數(shù)，模組廠商更早感受到終端需求的變化，在上行周期愿意背負(fù)更多的庫存， 在下行周期提前砍單。隨著模組廠商的庫存月數(shù)在 2022 年底逐漸顯現(xiàn)拐點(diǎn)，我們看好原廠庫存月數(shù)在 2023 年上半年 迎來向下的拐點(diǎn)。

23 年供過于求的格局有望改善，NAND 或先于 DRAM 復(fù)蘇。NAND 廠商實(shí)質(zhì)減產(chǎn)時(shí)間較早，TrendForce 預(yù)計(jì) 2023 年 NAND 供給位元增幅將收斂至 21%，NAND 需求位元同增 27%，主要得益于服務(wù)器單機(jī)搭載容量同增 24%，手機(jī)閃存容量同增 22%，供需差比例從 22 年的 9%下降到 23 年的 4%。而由于 DRAM 廠商擴(kuò)產(chǎn)計(jì)劃延后，2023 年 DRAM 供給位元增幅不足 10%，且受疫情期間電腦透支消費(fèi)，手機(jī)內(nèi)存容量增速不如閃存等因素影響，DRAM 需求位元增幅來到歷史低位，23 年 僅同增 1%。綜合導(dǎo)致 DRAM 供需改善慢于 NAND，我們預(yù)計(jì) 2023 年下半年 NAND Flash 或先于 DRAM 好轉(zhuǎn)。