2023春季GTC上，NVIDIA與TSMC（臺積電）、ASML 和Synopsys聯合宣布，完成全新的 AI 加速計算光刻技術 cuLitho。cuLitho可以將下一代芯片計算光刻度提高 40 倍以上，極大降低了光掩膜版開發的時間和成本。

cuLitho的成功，幫助摩爾定律前進到2nm掃平了一些外在障礙，同時也證明在傳統CPU占據的領域，GPU完全可以依靠其并行計算的價值，將生產力提升至新高度。

NVIDIA CEO黃仁勛表示，“芯片行業是世界上幾乎所有其他行業的基礎，隨著光刻技術達到物理極限，NVIDIA 推出 cuLitho 并與我們的合作伙伴 TSMC、ASML 和 Synopsys 合作，使晶圓廠能夠提高產量、減少碳足跡并為 2nm 及更高工藝奠定基礎。”

實際上，盡管OPC是個非常小眾的市場，但是正如光刻機一樣，可以影響到未來摩爾定律的演進。同時，計算光刻也是芯片設計和制造過程中的最大計算工作負載。黃仁勛表示，計算光刻每年消耗數百億CPU工作，這項投入占了芯片制造總投入的相當大的比重。


光刻與計算光刻

對于光刻其實不必花太多筆墨做介紹了。這是芯片制造過程中最重要的一個步驟，就像是用“光刀”在晶圓上“雕刻”一樣。“雕刻”當然是要“刻”出特定的圖案的。這個圖案首先要呈現在光掩膜（photomask）上。掩膜板就像是漏字板，激光一照，通過鏡頭，“漏字板”上的圖案也就落到了硅片上，如下圖。

晶體管、器件、互聯線路都需要經過這樣的光刻步驟。實操當然比這三兩句話的形容要復雜得多，比如現在的芯片上上下下那么多層，不同的層就需要不同的光刻和掩膜板；而且某些層如果器件間距很小，就可能需要多次光刻。

這里面還有個很反常識的事，就是在我們的認知里，比如要光刻上面這個圖案，幾個長方形——那么掩膜板要做成圖中左邊鏤空的樣子，則光源照射以后，落在硅片上就變成了圖中右側的樣子。但實際情況卻并不是這樣的。光掩膜其實要做成下面這樣：

這掩膜板復雜成這樣，是不是挺反直覺的？光一照，刻到晶圓上會變成下面這樣？英偉達先進技術副總裁Vivek Singh解釋說，半導體發展的過去幾十年，晶體管和互聯間距變得越來越小——原本一切發展都還算順利。但“大概30年前，晶體管的尺寸變得比（光刻機所用的）激光波長還要小，于是衍射效應就產生了，晶體管成像就會變得模糊”。

對光學或者攝影有了解的同學，對衍射效應這個詞應該不會陌生。對于相機而言，當光圈小到某種程度以后，照片受到衍射效應的影響就會顯著增大，導致畫面解析力的大幅下降；實際上，超高像素（或小像素）也受制于衍射效應。這一點體現在比相機精密很多的光刻機上，也是類似的。Vivek就把光刻機稱作是“fancy camera”。

當然，我們知道光刻機所用光源也有過幾次大的迭代，到現在談論最多的就是DUV和EUV。尤其EUV極紫外光刻是波長顯著變小的一代光源了。不過即便是昂貴的EUV，其波長與器件間距之間的差異，也變得比過去更小。換句話說，光刻圖案未來將一步步走向模糊——或者說沒有很高的保真度。

這就是計算光刻切入的契機——至少藉由計算光刻要緩解這方面的像差，對于芯片制造產生的不良影響。

此前我們探訪ASML中國，就聽ASML聊起過計算光刻。計算光刻是ASML的“鐵三角”業務之一。ASML告訴我們，計算光刻是通過軟件，對整個光刻過程來做建模和仿真，對工藝流程做優化；比如說形貌優化、掩膜板修正等。舉個例子，比如ASML有個“自由形狀照明（freeform illumination）”，就是通過改變照明形態來提高成像的解析力。

這就是上面那張圖，光掩膜看起來如此奇怪的原因。即為消除光刻過程中，小尺寸器件“模糊”的問題，就需要對光路上的組成部分做修改。這就好像：在要求得到某個結果（這一例也就是幾個長方形的圖案）時，算出光源、光掩膜需要做哪些調整。這個過程就是計算光刻。


問題來了，計算光刻越來越難

但是現在問題來了，據NVIDIA先進技術集團副總裁Vivek K Singh的說法：“我在1993年加入光刻工作時，如果你想在晶圓上印一個十字，你只需要在掩模上印一個十字就行。但是很快情況就變了，光的擴散會影響分辨率，導致模糊或失真 ，這意味著可能會遺漏芯片的重要元素。如下圖所示，一些可愛的狗耳朵和雙髻鯊開始出現在掩膜上，以此來彌補光學衍射。但這還遠遠不夠，我們不得不采用完全成熟的基于光學接近校正（OPC）的模型，后來又開始通過基于規則的輔助功能來增強它。從最簡單的一些粉飾到逐漸扭曲的掩膜，最終的結果還是要在晶圓上印下那個十字，只不過是在很小的晶圓尺寸上。”

由此可以看出，當芯片的關鍵尺寸小于光源波長的時候，所需要的掩模版越來越復雜。幾十年來，為芯片在制造過程中制作掩膜一直是半導體制造中的關鍵環節。

尤其是芯片逐漸來到3nm及以下，不僅需要更加精準的光刻計算，光刻計算所需的時間也越來越長。計算光刻是涉及電磁物理、光化學、計算幾何、迭代優化和分布式計算的復雜計算，沒有更強大的計算光刻很難實現這樣復雜的掩模版設計。

像臺積電這樣的代工廠需要有大量的數據中心來處理相關計算和仿真運行，代工廠的數據中心通常是以CPU為核心。下圖是Vivek Singh估算的每年CPU工作的小時數，左側y軸顯示了隨著工藝節點不斷微縮，光學鄰近修正（OPC）在2nm、1nm差不多需要CPU來計算幾百萬小時。右側Y軸上是不同工藝節點所用的數據中心的數量，5nm節點差不多需要3個大的數據中心，每個數據中心需要處理10個掩膜。3nm節點的時候需要6個數據中心，如果繼續這樣下去，到1nm則很有可能需要100個數據中心。“你不能一直增加數據中心，有些東西必須舍棄，洛杉磯已經開始下雪了。”Vivek Singh如是說道。再者，現在的計算能力在未來很可能不夠。

所以，在半導體制造中的超大型工作負載所需的計算時間成本，已經使得摩爾定律不再具有經濟性。計算光刻這一步驟也成為將新的納米技術節點和計算機架構推向市場的瓶頸。

2020年臺積電在一次會議上提到，采用GPU可以將反向光刻（ILT）仿真時間減少10倍以上。ppt的最后臺積電提了一個很重要的問題，GPU庫可以用于多邊形操作嗎？


英偉達改變了游戲規則

今天英偉達證明了，可以。為什么GPU可以用于計算光刻，因為計算光刻技術中至少一半的OPC和ILT是由前成像組成的，而且它幾乎完全是由卷積運算組成的，這些正是GPU擅長的。

在近日的GTC大會上，英偉達在GPU之上構建了cuLitho計算光刻技術軟件庫，這是英偉達四年秘密研發的成果。在cuLitho計算光刻軟件庫中有多項技術，如下圖所示，cuDOP用于衍射光學，cuCompGeo用于計算幾何，cuOASIS用于優化，cuHierarchy用于AI。

cuLitho已被EDA工具廠商新思采用，cuLitho已集成到新思科技Proteus全芯片掩模合成解決方案和Proteus ILT逆光刻技術。一般情況下，晶圓廠在改變工藝時需要修改OPC，因此會遇到瓶頸。cuLitho不僅可以幫助突破這些瓶頸，還可以提供曲線式光掩模、High-NA EUV光刻、亞原子光刻膠建模等新技術節點所需的新型解決方案和創新技術。

cuLitho的核心是一組并行算法，由英偉達科學家發明，計算光刻工藝的所有部分都可以并行運行，原來需要4萬個CPU系統才能完成的工作，現在僅需用500個NVIDIA DGX H100系統即可完成，這不僅大大加速了目前每年消耗數百億CPU小時的大規模計算工作負載，而且降低了耗電和對環境的影響。

cuLitho在組件級別上平均加速了一次連續的CPU操作，基于Ampere組件上提升了138倍，在Hopper結構上提高了254倍。在端到端的OPC項目中，結合Ampere提升了23倍，在Hopper上提升了42倍。

使用cuLitho的晶圓廠每天的光掩模產量可增加3-5倍，而耗電量可以比當前配置降低9倍。英偉達表示，基于GPU的cuLitho計算光刻技術，其性能比當前光刻技術工藝提高了40倍，原本需要兩周時間才能完成的光掩模現在可以在一夜之間完成。例如英偉達H100 GPU需要89塊掩膜板，在CPU上運行時，處理單個掩膜板需要兩周時間，而在GPU上運行cuLitho只需8小時。

從長遠來看，cuLitho將帶來更好的設計規則、更高的密度和產量以及AI驅動的光刻技術，使晶圓廠能夠提高產量、減少碳足跡并為2納米及更高工藝奠定基礎。

cuLitho計算光刻技術軟件庫，目前已得到了臺積電、ASML的合作。cuLitho將于6月在臺積電開始使用，臺積電用其來部署反演光刻技術、深度學習等；ASML計劃在所有計算光刻軟件產品中加入對GPU的支持，cuLitho的優勢在High-NA EUV光刻時代將變得尤為明顯；EDA工具供應商Synopsys OPC軟件將在cuLitho平臺上運行。

下圖是一個chromeless face shift掩膜，如果把它放進ASML最新的光刻機中，會出來怎樣一個圖案呢？


答案是，NVIDIA cuLitho。

目前的cuLitho計算光刻技術還只是一個于麥克斯韋方程組的數學工具，但英偉達表示，基于人工智能的計算光刻技術“正在開發中”。想象一些如果AI技術引入計算光刻又將如何？


寫在最后

沒有計算光刻技術的支撐，芯片制造商就不可能制造出最新的技術節點。cuLitho計算光刻庫軟件的發布，不僅為芯片的繼續演進提供了一項革新技術，也再次發揮了GPU的潛力——從最初的圖形處理到AI芯片、再到數據中心、乃至芯片的未來，老黃贏麻了。

借用《軟硬件融合》圖書和公眾號作者，上海矩向科技創始人兼CEO黃朝波對該發布的點評：“老黃是非常成功的，但其實本質上老黃就只做了一件事情（并行計算）和兩個方面（GPU是并行計算平臺，CUDA是為了更好的并行計算編程）。”

每次當芯片演變出現瓶頸，總會有新技術出現，例如FinFET晶體管技術的發明給摩爾定律續命了十幾年。現在，為了讓芯片繼續微縮下去，各種新材料、新架構、新封裝、新互聯等技術層出不窮。