約75年前，被譽(yù)為“21世紀(jì)最偉大發(fā)明”的晶體管誕生，這項(xiàng)發(fā)明涉及科學(xué)和技術(shù)、團(tuán)體和社會(huì)之間的微妙關(guān)系。一起來回顧改變了計(jì)算乃至數(shù)字世界的偉大芯片，并講述它們背后的人和故事。

1947年12月23日，第一個(gè)基于鍺半導(dǎo)體的具有放大功能的點(diǎn)接觸式晶體管面世，標(biāo)志著現(xiàn)代半導(dǎo)體產(chǎn)業(yè)的誕生和信息時(shí)代正式開啟。

三劍合璧，最偉大的發(fā)明就此誕生

晶體管的發(fā)明可以追溯到1929年，當(dāng)時(shí)工程師利蓮·費(fèi)爾德已經(jīng)獲得了晶體管的專利。然而，由于當(dāng)時(shí)的技術(shù)水平，制造該設(shè)備的材料不能達(dá)到足夠的純度，這使得晶體管暫時(shí)無法制造。直到二戰(zhàn)時(shí)期，許多實(shí)驗(yàn)室在硅和鍺材料的制造和理論研究方面也取得了許多成就，這些成就為晶體管的發(fā)明奠定了基礎(chǔ)。

1945年夏天，貝爾實(shí)驗(yàn)室正式制定了一個(gè)龐大的研究計(jì)劃：決定以固體物理為主要研究方向。那時(shí)候，半導(dǎo)體整流器已經(jīng)是成熟的裝置，人們希望能用半導(dǎo)體制造晶體管，再組成放大器，以開拓電子技術(shù)的新領(lǐng)域。

1945年的十月，巴丁加入到貝爾實(shí)驗(yàn)室的肖克利小組，參與研究開發(fā)制造晶體管的項(xiàng)目。這個(gè)小組還有另外兩位美國物理學(xué)家：課題負(fù)責(zé)人威廉·肖克利和另一位同事沃爾特·布拉頓。

這三人可謂珠聯(lián)璧合：肖克利是生于倫敦的美國人，MIT（麻省理工學(xué)院）畢業(yè)研究半導(dǎo)體的物理博士，當(dāng)時(shí)已經(jīng)在PN結(jié)研究及策劃制造晶體管領(lǐng)域奮斗數(shù)年，布拉頓是實(shí)驗(yàn)高手，而巴丁是理論天才。

對晶體管的課題，肖克利原來有些想法，但和布拉頓一起進(jìn)行的幾次實(shí)驗(yàn)都失敗了。擅長理論計(jì)算的巴丁潛心研究了這個(gè)問題，發(fā)現(xiàn)電場無法穿越半導(dǎo)體的原因可能是受到金屬片屏蔽。他進(jìn)而提出了固體的表面態(tài)和表面能級的概念。巴丁猜想半導(dǎo)體物質(zhì)的表面存在著一種機(jī)制，能激發(fā)出一種可防止自身被外場貫穿的特殊狀態(tài)。這些工作涉及到半導(dǎo)體、導(dǎo)線和電解質(zhì)之間的點(diǎn)接觸，于是小組將研究重點(diǎn)改為材料的表面狀態(tài)。到1946年冬，他們的研究工作向前邁進(jìn)了一大步，并且也產(chǎn)出了幾篇論文。

經(jīng)過巴丁的再次計(jì)算，他們決定制造“點(diǎn)接觸晶體管”。在隨后的多次試驗(yàn)中他們發(fā)現(xiàn)：鍺半導(dǎo)體上兩根金屬絲的接觸點(diǎn)靠得越近，就越有可能引起電流的放大。這需要在晶體表面安置兩個(gè)大約相距只有5×10-3厘米的觸點(diǎn)。

布拉頓有信心克服這最后一道難關(guān)，他找來一塊三角形的厚塑料版，從尖尖的頂角朝三角形的兩邊貼上了一片金箔，又小心仔細(xì)地用鋒利的刀片在頂角的金箔上劃了一道細(xì)痕，然后將三角塑料版用彈簧壓緊在半導(dǎo)體鍺的表面上。最后，將一分為二的金箔兩邊分別接上導(dǎo)線，作為發(fā)射極和集電極。加之金屬基底引出的基極，總共三條線，將它們分別接到了適當(dāng)?shù)碾娫春途€路上。

1947年12月16日，他們終于觀察到兩個(gè)觸點(diǎn)間的電壓增益為100倍的數(shù)量級，第一個(gè)晶體管就此誕生了！這個(gè)劃時(shí)代的發(fā)明——“三條腿的魔術(shù)師”原始而笨拙，顯得不是那么漂亮。

但很快地，巴丁、布拉頓與肖克利之間，發(fā)生了一些不愉快的糾葛。一個(gè)月之后，肖克利自己又發(fā)明了一種全新的、能穩(wěn)定工作的“P-N結(jié)型晶體管”。總之，晶體管的發(fā)明成為人類微電子革命的先聲，也使得三人后來共同獲得了1956年諾貝爾物理學(xué)獎(jiǎng)。

但在肖克利對兩人研究工作無理的限制和打壓下，三人分道揚(yáng)鑣：巴丁1951年接受了伊利諾伊大學(xué)香檳分校的教職，轉(zhuǎn)向他很早就想做的超導(dǎo)研究。布拉頓留守貝爾實(shí)驗(yàn)室，但轉(zhuǎn)到了另外的部門。再后來，肖克利自己到加州創(chuàng)建硅谷，招聘人才，在硅谷點(diǎn)燃了晶體管發(fā)明的人類文明之火！


晶體管技術(shù)更迭

晶體管的出現(xiàn)為集成電路、微處理器以及計(jì)算機(jī)內(nèi)存的產(chǎn)生奠定了基礎(chǔ)，自晶體管誕生到如今，經(jīng)過了幾十年的發(fā)展，晶體管也發(fā)生了翻天覆地的變化。


平面晶體管

平面工藝是60年代發(fā)展起來的一種非常重要的半導(dǎo)體技術(shù)。該工藝是在Si半導(dǎo)體芯片上通過氧化、光刻、擴(kuò)散、離子注入等一系列流程，制作出晶體管和集成電路。凡采用所謂平面工藝來制作的晶體管，都稱為平面晶體管。

平面晶體管的基區(qū)一般都是采用雜質(zhì)擴(kuò)散技術(shù)來制作的，故其中雜質(zhì)濃度的分布不均勻（表面高，內(nèi)部低），將產(chǎn)生漂移電場，對注入到基區(qū)的少數(shù)載流子有加速運(yùn)動(dòng)的良好作用。所以平面晶體管通常也是所謂漂移晶體管。這種晶體管的性能大大優(yōu)于均勻基區(qū)晶體管。

傳統(tǒng)的平面型晶體管技術(shù)，業(yè)界也存在兩種不同的流派，一種是被稱為傳統(tǒng)的體硅技術(shù)(Bulk SI)，另外一種則是相對較新的絕緣層覆硅(SOI)技術(shù)。平面Bulk CMOS和FD-SOI曾在22nm節(jié)點(diǎn)處交鋒了。其中，Bulk CMOS是最著名的，也是成本最低的一種選擇，因此它多年來一直是芯片行業(yè)的支柱。但隨著技術(shù)的推進(jìn)，Bulk CMOS晶體管容易出現(xiàn)一種被稱為隨機(jī)摻雜波動(dòng)的現(xiàn)象。Bulk CMOS晶體管也會(huì)因此可能會(huì)表現(xiàn)出與其標(biāo)稱特性不同的性能，并且還可能在閾值電壓方面產(chǎn)生隨機(jī)差異。解決這個(gè)問題的一種方法是轉(zhuǎn)向完全耗盡的晶體管類型，如FD-SOI或FinFET。

Bulk CMOS與FD-SOI兩者的區(qū)別在于后者在硅基體頂部增加了一層埋入式氧化物(BOX)層，而BOX上則覆有一層相對較薄的硅層。該層將晶體管與襯底隔離，從而阻斷器件中的泄漏。Intel是體硅技術(shù)的堅(jiān)定支持者，而IBM/AMD則是SOI技術(shù)的絕對守護(hù)者。

FinFet晶體管

平面晶體管主導(dǎo)了整個(gè)半導(dǎo)體工業(yè)很長一段時(shí)間。但隨著尺寸愈做愈小，傳統(tǒng)的平面晶體管出現(xiàn)了短通道效應(yīng)，特別是漏電流，這類使得元件耗電的因素。尤其是當(dāng)晶體管的尺寸縮小到25nm以下，傳統(tǒng)的平面場效應(yīng)管的尺寸已經(jīng)無法縮小。在這種情況下，F(xiàn)inFET出現(xiàn)了。FinFET也被稱為鰭式場效應(yīng)晶體管，這是一種立體的場效應(yīng)管。FinFET的主要是將場效應(yīng)管立體化。

第一種FinFET晶體管類型稱為“耗盡型貧溝道晶體管”或“ DELTA”晶體管，該晶體管由日立中央研究實(shí)驗(yàn)室的Digh Hisamoto，Toru Kaga，Yoshifumi Kawamoto和Eiji Takeda于1989年在日本首次制造。但目前所用的FinFet晶體管則是由加州大學(xué)伯克利分校胡正明教授基于DELTA技術(shù)而發(fā)明，屬于多閘極電晶體。

多閘極晶體管的載子通道受到接觸各平面的閘極控制。因此提供了一個(gè)更好的方法可以控制漏電流。由于多閘極晶體管有更高的本征增益和更低的溝道調(diào)制效應(yīng)，在類比電路領(lǐng)域也能夠提供更好的效能。如此可以減少耗電量以及提升芯片效能。立體的設(shè)計(jì)也可以提高晶體管密度，進(jìn)而發(fā)展需要高密度晶體管的微機(jī)電領(lǐng)域。

與平面CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）技術(shù)相比，F(xiàn)inFET器件具有明顯更快的開關(guān)時(shí)間和更高的電流密度。FinFET是一種非平面晶體管或“ 3D”晶體管。它是現(xiàn)代納米電子半導(dǎo)體器件制造的基礎(chǔ)。

2011年，英特爾將之用于22nm工藝的生產(chǎn)，正式走向商業(yè)化。從2014年開始，14nm（或16nm）的主要代工廠（臺(tái)積電，三星，GlobalFoundries）開始采用FinFET設(shè)計(jì)。在接下來的發(fā)展過程中，F(xiàn)inFET也成為了14 nm，10 nm和7 nm工藝節(jié)點(diǎn)的主要柵極設(shè)計(jì)。


GAA晶體管

而當(dāng)先進(jìn)工藝發(fā)展到了7nm階段，并在其試圖繼續(xù)向下發(fā)展的過程中，人們發(fā)現(xiàn)，F(xiàn)inFET似乎也不能滿足更為先進(jìn)的制程節(jié)點(diǎn)。于是，2006年，來自韓國科學(xué)技術(shù)研究院（KAIST）和國家nm晶圓中心的韓國研究人員團(tuán)隊(duì)開發(fā)了一種基于全能門（GAA）FinFET技術(shù)的晶體管，三星曾表示，GAA技術(shù)將被用于3nm工藝制程上。

GAA全能門與FinFET的不同之處在于，GAA設(shè)計(jì)圍繞著通道的四個(gè)面周圍有柵極，從而確保了減少漏電壓并且改善了對通道的控制，這是縮小工藝節(jié)點(diǎn)時(shí)的基本步驟，使用更高效的晶體管設(shè)計(jì)，再加上更小的節(jié)點(diǎn)尺寸，和5nm FinFET工藝相比能實(shí)現(xiàn)更好的能耗比。

GAA 技術(shù)作為一款正處于預(yù)研中的技術(shù)，各家廠商都有自己的方案。比如 IBM 提供了被稱為硅納米線 FET （nanowire FET）的技術(shù)，實(shí)現(xiàn)了 30nm 的納米線間距和 60nm 的縮放柵極間距，該器件的有效納米線尺寸為 12.8nm。此外，新加坡國立大學(xué)也推出了自己的納米線 PFET，其線寬為 3.5nm，采用相變材料 Ge2Sb2Te5 作為線性應(yīng)力源。

另據(jù)據(jù)韓媒Business Korea的報(bào)道顯示，三星電子已經(jīng)成功攻克了3nm和1nm工藝所使用的GAA （GAA即Gate-All-Around，環(huán)繞式柵極）技術(shù)，正式向3nm制程邁出了重要一步，預(yù)計(jì)將于2022年開啟大規(guī)模量產(chǎn)。

下一代納米晶體管

根據(jù)摩爾定律，集成電路 (IC) 中每單位面積的晶體管數(shù)量每兩年翻一番。這種對小型化的推動(dòng)為從微電子到納米電子的下一代晶體管帶來了復(fù)雜性。今天，研究人員的目標(biāo)是將晶體管縮小到納米級。

隨著基于硅的晶體管現(xiàn)在以納米尺寸運(yùn)行，工程師面臨著與物理空間縮小相關(guān)的設(shè)計(jì)和制造挑戰(zhàn)。例如，一個(gè) 100nm 尺寸的 MOSFET 可能會(huì)遇到短溝道效應(yīng)，從而對晶體管的性能產(chǎn)生不利影響。更重要的是，納米尺寸的硅晶體管會(huì)經(jīng)歷高溝道泄漏電流。

2016 年，勞倫斯伯克利國家實(shí)驗(yàn)室的一個(gè)團(tuán)隊(duì)聲稱創(chuàng)造了世界上最小的晶體管，尺寸為 1nm。

為了解決這些限制，研究人員現(xiàn)在正在研究制造晶體管的納米技術(shù)材料。最近，研究人員探索了二維超薄單層材料，例如二硫化鉬，以制造比微型硅晶體管更可靠的晶體管。碳納米管和石墨烯也是有希望替代晶體管中硅的材料。

此外，德累斯頓工業(yè)大學(xué)的一組研究人員最近報(bào)道了“世界上第一個(gè)”高效有機(jī)雙極結(jié)晶體管。該團(tuán)隊(duì)使用基于 n 型和 p 型摻雜紅熒烯晶體薄膜的高度有序的薄有機(jī)層來開發(fā)有機(jī)雙極晶體管。這些晶體管可以提高數(shù)據(jù)處理和傳輸?shù)男阅堋?/span>


2047 年的晶體管會(huì)是什么樣子？

一位專家表示，預(yù)計(jì)晶體管會(huì)比現(xiàn)在更加多樣化。正如處理器從 CPU 發(fā)展到包括 GPU、網(wǎng)絡(luò)處理器、AI 加速器和其他專用計(jì)算芯片一樣，晶體管也將發(fā)展以適應(yīng)各種用途。“設(shè)備技術(shù)將變得特定于應(yīng)用程序領(lǐng)域，就像計(jì)算架構(gòu)已成為特定于應(yīng)用程序領(lǐng)域一樣，”H. -S. Philip Wong，IEEE Fellow，斯坦福大學(xué)電氣工程教授，前臺(tái)積電企業(yè)研究副總裁。

IEEE 院士、佐治亞理工學(xué)院電氣與計(jì)算機(jī)教授、多所大學(xué)納米技術(shù)研究所所長Suman Datta表示，盡管種類繁多，但開關(guān)晶體管的基本工作原理（場效應(yīng)）可能會(huì)保持不變。IEEE 院士、加州大學(xué)伯克利分校工程學(xué)院院長Tsu-Jae King Liu表示，該設(shè)備的最小臨界尺寸可能為 1 納米或更小，從而使設(shè)備密度達(dá)到每平方厘米 10 萬億個(gè)英特爾董事會(huì)成員。

“可以安全地假設(shè) 2047 的晶體管或開關(guān)架構(gòu)已經(jīng)在實(shí)驗(yàn)室規(guī)模上進(jìn)行了演示”——Sri Samavedam

專家們似乎一直同意，2047 年的晶體管將需要新材料，可能還需要一種堆疊或 3D 架構(gòu)，以擴(kuò)展計(jì)劃中的互補(bǔ)場效應(yīng)晶體管（CFET，或 3D 堆疊 CMOS）。Datta 表示，現(xiàn)在平行于硅平面的晶體管溝道可能需要變得垂直，以便繼續(xù)增加密度.

AMD 高級研究員Richard Schultz表示，開發(fā)這些新設(shè)備的主要目標(biāo)將是功率。“重點(diǎn)將放在降低功耗和對先進(jìn)冷卻解決方案的需求上，”他說。“需要重點(diǎn)關(guān)注在較低電壓下工作的設(shè)備。”

晶體管在 25 年后仍將是大多數(shù)計(jì)算的核心嗎？

很難想象一個(gè)計(jì)算不是用晶體管完成的世界，但是，真空管確實(shí)曾經(jīng)是首選的數(shù)字開關(guān)。根據(jù)麥肯錫公司的數(shù)據(jù)，不直接依賴晶體管的量子計(jì)算的啟動(dòng)資金在 2021 年達(dá)到了 14 億美元。

但電子設(shè)備專家表示，到 2047 年，量子計(jì)算的進(jìn)步速度不足以挑戰(zhàn)晶體管。“晶體管仍將是最重要的計(jì)算元件，”IEEE 院士、加州大學(xué)伯克利分校電氣工程和計(jì)算機(jī)科學(xué)教授Sayeef Salahuddin說。“目前，即使有了理想的量子計(jì)算機(jī)，與經(jīng)典計(jì)算機(jī)相比，潛在的應(yīng)用領(lǐng)域似乎也相當(dāng)有限。”

歐洲芯片研發(fā)中心 Imec 的 CMOS 技術(shù)高級副總裁Sri Samavedam對此表示贊同。“對于大多數(shù)通用計(jì)算應(yīng)用程序而言，晶體管仍將是非常重要的計(jì)算元件，”Samavedam 說。“人們不能忽視數(shù)十年來不斷優(yōu)化晶體管所實(shí)現(xiàn)的效率。”