四個月前，三星電子副董事長李在镕開啟了自己的訪歐之旅，最關鍵的還是荷蘭，不僅與多名 ASML 高層舉行了會談，轉頭還向荷蘭總理要起支持：

千萬確保 ASML 穩定供應 EUV 光刻機。

過去兩年蔓延全球的芯片短缺問題，主要還是局限在成熟制程，但問題已經要蔓延到了先進制程。據 6 月初 WSJ 報道 ，部分臺積電客戶收到警告，表示該公司未來兩年擴產速度將不如預期，主因是包括 EUV 光刻機在內的制造設備缺少，分析師指 2024 年先進制程工藝的缺口可能高達 20％。

ASML EUV 光刻機零部件，圖／ASML

但 ASML 產能終究還是有限，甚至三星自身的戰略也有了變化。

據 10 月 25 日韓國經濟新聞的報道 ，三星電子調整了戰略方向，將擴大投資成熟制程工藝。三星電子半導體代工事業部計劃到 2024 年將傳統和特色工藝的數量增加 10 個以上，到 2027 年將對應產能提高到 2018 年的 2．3 倍。

傳統工藝是 10nm～180nm 等半導體代工企業從過去開始進行技術開發的過程中誕生的「標準」工藝；特色工藝是針對特定客戶需求將傳統工藝進行定制化改進。

上周還有消息傳出 ，三星考慮將旗下更多芯片委外代工，除了已有的圓晶代工伙伴聯電，還會新增世界先進和力積電兩家協助芯片代工，主要仍是成熟制程。

在此之前，三星一直致力于在最先進的制程上與臺積電競爭。今年 6 月，三星 3nm 制程工藝正式量產，并首次用上全環繞柵極晶體管技術（以下簡稱 GAA）。臺積電則在近日再次對外確認，3nm 將在今年第四季度晚些時候開始量產，預計 2023 年開始滿載運行。此外，臺積電還指出在 2nm 工藝上才會引入 GAA 技術。

一方面在 3nm 上「領先」臺積電一步，另一方面卻在加大自身和委外成熟制程的產能。常識告訴我們，資源有限才所以需要資源配置，三星在擴大成熟制程工藝投資的同時，就要相對應縮減在先進制程上的投入比例。

這很矛盾，但首先三星在先進制程上的「領先」本身就存在問題。

「虛假」的 3nm，跌倒的三星

過去幾年，芯片代工廠在制程的「文字游戲」上愈演愈烈，英特爾、三星、臺積電對外說的同一納米制程實際上相差甚大，如英特爾的 10nm 制程工藝實際相近臺積電和三星的 7nm。

三星 3nm 和臺積電 3nm 同樣存在很大的不同。從性能的角度看，三星 3nm（3GAE）工藝的晶體管密度為 1．7 億／平方毫米，大大低于臺積電 3nm（N3）工藝的 2．9 億／平方毫米，反倒更接近臺積電 5nm 和英特爾 7nm 的水平。

另一方面，三星在 3nm 節點首次引入 GGA 技術，有分析指該技術尚不成熟。目前尚不明晰三星引入 GGA 技術帶來的影響程度，但據中國電子報近期的報道，三星在先進制程芯片上深陷良率的泥沼，3nm 良率僅為 35％，臺積電 3nm 良率則達到了80％。

再加上此前三星在 4nm 上工藝表現，更多的高端客戶都在流向臺積電，包括長期選擇三星半導體進行芯片代工的高通。

去年底，高通發布全新命名的驍龍 8 Gen 1，但這塊 SoC 由于在發熱和功耗上存在重大問題，很大程度上影響了 Android 旗艦在高端手機市場的表現。后續終于轉而采用臺積電 4nm 工藝代工驍龍 8 Gen 1＋，才終于在市場上挽回一點口碑和認可。

到了下一代驍龍 8 Gen 2，高通更是直接選擇了臺積電 4nm。再加上蘋果、英偉達、AMD、聯發科等，臺積電幾乎攘括了全世界最頂尖的芯片廠商。而三星的首發客戶，卻是一家中國礦機芯片廠商 PanSemi。

對三星來說，這無疑是相當糟糕的事情，畢竟目前新建一條 3nm 產線的成本約為 150－200 億美元，巨大的資金投入需要更多更高端的客戶訂單。

但三星眼下除了在臺積電的產能外獲得訂單，以及在價格上做出競爭以爭取對價格更敏感的客戶，似乎只能在更先進的 2nm 做出突破，或是在傳統工藝市場搶占臺積電的份額。

臺積電 22Q3 收入構成，圖／臺積電

事實上，除了在先進制程上領先，臺積電 46％ 的收入都來自傳統和特色工藝，尤其是目前市場占主流需求的 28nm，考慮到這些制程工藝都是臺積電過去 35 年推進工藝過程中「留下」的，占主要成本的圓晶廠投入基本都已收回，利潤更是可觀。

三星作為后進者，過去的選擇是在與臺積電競爭先進工藝的同時，積累不同階段工藝，如在圖像傳感器（CMOS）方面，傳統使用 28nm 工藝，三星卻將用于高級圖像傳感器的 17nm 工藝，與索尼競爭 CMOS 市場。

而引導三星的，大概是「在 2030 年成為世界第一的半導體代工企業」的目標。當然，這也意味著需要超越臺積電。

失效的摩爾定律，領先者的困境

毫無疑問，臺積電不僅是全球最大的半導體代工企業，也在 7nm 和 5nm 的關鍵節點上成為了最大的贏家。根據臺積電今年第三季度財報，7nm 和 5nm 貢獻的收入已經占到了整體的 54％。

這種優勢目前來看還會繼續延續到 3nm 節點。蘋果 A17 芯片基本確認將由臺積電獨家生產，也有多個消息源指出 M2 系列高性能處理器也將由臺積電獨吞，此外還有高通將在 2023 年發布的旗艦芯片，甚至是英特爾的 15 代酷睿。

超能網引述 Twitter 用戶 ＠OneRaichu 指出，Arrow Lake－P 移動處理器將采用英特爾自己的 20A（原英特爾 5nm）工藝，Arrow Lake－S 桌面處理器采用臺積電的 N3（3nm）工藝。

至于 2nm 的節點，臺積電和三星都計劃在 2025 年實現量產，英特爾則更加激進地將 18A（接近臺積電 2nm）工藝定在 2024 年量產。但隨著制程逼近物理極限，摩爾定律越來越不能指導整個半導體行業繼續前進了。

1965 年，時任仙童半導體公司研發總監的戈登?摩爾發文預言：

在最小成本的前提下，單個芯片上的元器件數量基本上是每一年翻一倍。并且至少在未來十年保持這個增長速度，到 1975 年單個芯片上將集成 65，000 個元器件。

這段被稱為「摩爾定律」的話后來逐漸演變成：

1． 集成電路上集成的晶體管數目，每 18 個月翻一番；

2． CPU 性能每 18 個月提高一倍，或價格下降一半；

3． 同樣錢買到的計算機性能，每 18 個月翻一番。

根據臺積電的數據，摩爾定律指導整個半導體行業的時間遠遠超越戈登·摩爾劃定的壽命，如今一個 IC 設備可以容納多達 1000 億個晶體管——這已經是極限了，即便是在蘋果 A16 小小的芯片上也能放下 160 億個晶體管。

但正如英偉達 CEO 黃仁勛最近的提醒——「摩爾定律已經死了，」逼近物理極限的制程工藝則是最后也最關鍵一堵墻。當硅基芯片突破 1nm 之后，量子隧穿效應將使得「電子失控」，芯片失效。事實上，量子隧穿效應 5nm 甚至 7nm 以下就已經存在。

與此同時，量產先進制程芯片的成本越來越高。3nm 芯片的設計動輒就要 15 億美元，到了 2nm，臺積電僅產能布局就計劃投入 1 萬億新臺幣（約 2290 億人民幣），超過華為 2021 年整體收入三分之一。

「臺積電可能會失敗。隨著移動到下一個技術節點變得更加困難，任何人都可能跌倒，」英國《金融時報》引述經濟歷史學家克里斯·米勒的看法稱，「或者，如果未來幾個技術節點的過渡比我們預期的更為艱難，臺積電的優勢可能會變得不那么有意義。」

對后進者來說，這是趕超臺積電——也是全球頂級水平最好的機會，至于整個行業的問題，畢竟天塌了還有個高的頂著，這大概也是強者的煩惱吧。