上周，在IEEE 電子元件和技術會議 (ECTC) 上，研究人員推動了一項對尖端處理器和內存至關重要的技術的最新進展。這項技術被稱為混合鍵合，將兩個或多個芯片在同一封裝內堆疊在一起，盡管曾經定義摩爾定律的傳統晶體管縮小速度總體放緩，但芯片制造商仍可以增加處理器和內存中的晶體管數量。

來自主要芯片制造商和大學的研究小組展示了各種來之不易的改進，其中包括應用材料、Imec、英特爾和索尼等公司的研究成果，這些成果可能使3D 堆疊芯片之間的連接密度達到創紀錄的水平，每平方毫米硅片上的連接數量約為 700 萬個。

英特爾的Yi Shi告訴 ECTC 的工程師們， 由于半導體進步的新性質，所有這些連接都是必要的。正如英特爾技術開發總經理 Ann Kelleher在 2022 年向IEEE Spectrum解釋的那樣，摩爾定律現在受一個稱為系統技術協同優化（STCO）的概念支配。在STCO中，芯片的功能（例如緩存、輸入/輸出和邏輯）被分離出來，并使用針對每個功能的最佳制造技術來制造。

然后，混合鍵合和其他先進的封裝技術可以將它們重新組裝起來，使它們像整塊硅片一樣工作。但這只有在高密度連接的情況下才能實現，這種連接可以在幾乎沒有延遲或能耗的情況下在硅片之間傳送比特。

混合鍵合并不是目前唯一一種先進的封裝技術，但它提供了最高密度的垂直連接。Besi 公司技術高級副總裁Chris Scanlan表示，混合鍵合在 ECTC 上占據主導地位，約占所展示研究的五分之一，該公司的工具是多項突破的幕后推手。


混合鍵合到底是什么？

混合鍵合用于芯片的垂直（或 3D）堆疊。混合鍵合的顯著特點是它是無凸塊的。它從基于焊料的凸塊技術轉向直接銅對銅連接。這意味著頂部die和底部die彼此齊平。兩個芯片都沒有凸塊，而是只有可縮放至超細間距的銅焊盤。沒有焊料，因此避免了與焊料相關的問題。

從上圖中，我們可以看到AMD 3D V-Cache的橫截面，它采用臺積電的SoIC-X的die-to-wafer混合鍵合。頂部和底部硅之間的鍵合界面是混合鍵合層，存在于硅芯片（silicon dies）的金屬層的頂部。混合鍵合層是一種電介質（現在最常見的是 SiO 或 SiCN），采用通常為亞 10 微米間距的銅焊盤和通孔進行圖案化。

電介質的作用是使每個焊盤絕緣，使得焊盤之間不存在信號干擾。銅焊盤通過硅通孔 (TSV) 連接到芯片金屬層。TSV 需要向堆棧中的其他芯片傳輸電源和信號。當底部芯片“面朝下”（face down）放置時，需要這些通孔來連接頂部芯片上的金屬層，穿過晶體管層到達底部芯片上的金屬層。

信號正是通過這些銅焊盤進行芯片間通信。這種鍵合之所以是“混合”鍵合，是因為它是電介質-電介質鍵合（dielectric-dielectric bond）和直接銅對銅鍵合（direct copper-to-copper bond）的組合。鍵合界面之間沒有使用額外的粘合劑或材料。


高端芯片專用賽道

混合鍵合互連方案可以顯著降低整體封裝厚度，在多芯片堆疊封裝中甚至可能高達數百微米。為此，自十多年前在 CMOS 圖像傳感器中首次亮相，混合鍵合逐漸走向了3D NAND，甚至連DRAM和HBM，也對混合鍵合產生了興趣。今年二月更是有消息傳出，英特爾下一代 Xeon“Clearwater Forest”CPU 采用一個名為“Foveros Direct”的混合鍵合的3D 堆疊技術。

有TCB支持者坦言，在凸塊間距達到 25 微米后，還會繼續使用已安裝的 TCB 工具。張贊彬也認為，Hybrid Bonding只有在很高端應用才會用到。

“Hybrid Bonding是針對微納米這種高端工藝的，這種技術不是每一種產品可以應用，因為它的價格和成本都很高，所以我覺得幾種高端產品會有這種應用，大部分的芯片還是會用到傳統的方法。”張贊彬說。他指出，和TCB是一個后段制程不一樣，混合鍵合某種程度上是一個前道工藝，所以這帶來的挑戰也是顯而易見的。

“混合鍵合對環境要求非常高，要達到class 1 clean room（非常的清潔），這是為什么現在目前投資Hybrid Bonding的大部分客戶都是前端的客戶，因為他們有前端的制程、設備和環境，所以可以擴大Hybrid Bonding。但是一個傳統的封裝廠如果想切入這個領域，則要做一個大投資，要做非常清潔的Clean room，這樣的話門檻就提高了很多。這也是為什么打線機今天還那么受歡迎，因為在封裝這方面是最實際、最便宜的方法。”張贊彬解析說。

最近的一則新聞，也讓混合鍵合遭受了打擊。

在去年12月舉辦的IEDM 2023上，SK海力士宣布，其已確保HBM制造中使用的混合鍵合工藝的可靠性。消息表示，HBM 芯片的標準厚度為 720 μm。預計將于 2026 年左右量產的第 6 代 HBM（HBM4）需要垂直堆疊 16 個 DRAM，這對當前的封裝技術滿足客戶滿意度來說是一個挑戰。因此，Hybrid Bonding工藝在下一代HBM中的應用被業界認為是必然的。

但是，早前有消息透露，國際半導體標準組織（JEDEC）的主要參與者近日同意將HBM4產品的標準定為775微米，那就意味著HBM開發者使用現有的鍵合技術就可以充分實現16層DRAM堆疊HBM4。

不過，這應該不會阻擋廠商們投入這個賽道。據了解，包括臺積電、英特爾、三星、SK海力士、美光、索尼、豪威科技、鎧俠、西部數據、Besi、芝浦電子、東京電子、應用材料、EV Group、SUSS Microtec、SET和博世等廠商都對混合鍵合產生了興趣。

甚至連TCB解決方案的主要供應商Kulicke & Soffa加入了混合鍵合陣營，對這個技術進行了預研，并認為這個技術在未來某個時刻迎來新的機會。

設備廠商，見招拆招

雖然有波折，但先進封裝前進的道路是不可逆轉的。

行業咨詢機構Yole在去年年底發布的報告中表示，預計先進封裝市場在 2023 年將下降 1.4%，但2023年Q3，先進封裝（AP）營收較上季度大幅增長23.7%，總計達到110億美元。

Yole進一步指出，在未來幾年，先進封裝收入預計將以 8.6% 的復合年增長率增長，從 2022 年的429億美元增長到 2028 年的704億美元。就收入而言，倒裝芯片 BGA、倒裝芯片 CSP 和 2.5D/3D 是主導封裝平臺，其中 2.5D/3D 技術顯示出最高的增長率，預計將從 2022 年的94億美元增長到 2028 年的225億美元，復合年增長率為 15.6%。

作為先進封裝的主要實施者，設備廠商也正在見招拆招。

首先看Kulicke & Soffa，如上所述，他們現在這個階段應該是非常看好TCB，在去年8月，他們曾經發布新聞稿表示，將擴大與UCLA CHIPS的合作，開發超細間距微凸塊互連解決方案。按照他們在當時的新聞稿所說，不久之后，30μm 微凸塊間距的熱壓接合 (TCB) 變得可行。通過利用甲酸處理（By leveraging formic acid treatment），K&S 在 TCB 中展示了 10μm 間距的能力。雙方的合作則旨在進一步開發可制造的銅對銅解決方案，將其間縮小至 5μm以下。

ASMPT 首席執行官Robin Ng在接受媒體采訪的時候則表示，他將于今年下半年開始向客戶提供混合鍵合機。Ng 表示，當混合鍵合芯片系統封裝的大規模生產真正起飛時，ASMPT 已準備好交付機器。他進一步指出，ASMPT將大幅增加先進封裝的研發預算，包括熱壓鍵合、光子學和混合鍵合。

而作為混合鍵合機市場的激進玩家，Besi的首席執行官Richard Blickman在介紹年度業績時透露，截止2023年，除了三名現有客戶外，公司還為這些混合鍵合機器贏得了六名新客戶，Besi 也有 40 多套混合鍵合系統現已投放市場。

相關資料顯示，英特爾和臺積電是 Besi 的主要客戶，但他們對內存市場寄予厚望。例如HBM，就是Besi 最看好的方向，但目前他們只有美光一個客戶。據Richard Blickma預計，內存市場不會為第一代 HBM4 部署混合鍵合，第二代的可能性更大。

另一家設備供應商EV Group則為NAND 市場提供設備，以實現晶圓對晶圓混合鍵合工藝。


未來 HBM 主流堆疊鍵合技術

混合鍵合潛在應用良多，出貨量有望快速增長。目前，混合鍵合技術已經成功應用于數據中心和高性能計算應用的高端邏輯芯片領域。AMD在其Ryzen 7 5800x的芯片設計中，采用了臺積電的混合鍵合技術 SoIC，將 7nm 64MB SRAM 堆疊并鍵合到 7nm 處理器上，使內存密度增加了兩倍，成為第一家推出采用銅混合鍵合芯片的供應商。Besi 預估，2024年邏輯芯片領域將迎來新一輪混合鍵合需求浪潮，而隨著 HBM 需求持續抬升，存儲領域將會接力邏輯芯片貢獻明顯增量，中性假設下全球 2030 年混合鍵合設備保有量有望達到 1400 臺左右，混合鍵合技術為未來芯片互聯技術的發展方向之一。